no change

markdown/3月16~3月30日汇报/3月16日~3月30日汇报.md

@@ -0,0 +1,96 @@
+# 3月16日~3月29日汇报
+
+# 1.学习
+
+## **学业学习**
+
+当前阶段，还是以学校课程学习为主，一周5天有2天半的时间在学校上课。但学校学到的知识一般和实际工作需求有较大出路，所以学习目标比较功利，以获得毕业学分为主要目标。感想：上课太花时间了，期待没啥课的研二生活。
+
+## **工程实践学习**
+
+3月21日周六，我们实验室进行了ezQ3.0的讨论会。我学习了解到的有3点：①ezQ2.5以及3.0整个项目的框架，还有之后各模块流程的实现方案。②IBM公司当前完成情况，以及我们和他们的产品比较，我们的系统的不足。③从刘老师身上学到了工程实践中出现问题，如何排查，解决问题保证万无一失。**从梁老师那边学到了具有大局观的方案规划技术，明白了大项目从无到有，第一步最关键的是决定大方向的规划蓝图。**
+
+ 同时3月21日中午参加了百万级量子比特计算平台推进启动仪式，明白了国家对整个超导量子计算行业的重视，让我更加相信我们实验室的产品最终能够超越美国等西方国家产品，跻身世界前列。
+
+<img src="./3月16日~3月30日汇报.assets/局部截取_20260329_125237.png" alt="局部截取_20260329_125237" style="zoom: 33%;" />
+
+## **芯片设计工具学习**
+
+因为彭工让我接手流片前的芯片验证工作，为搭建完善的回归测试环境，全面的验证平台，我必须掌握python、csh脚本、systemVerilog等语言，学会使用VCS、Verdi等仿真工具。目前已掌握基础知识技能。
+
+## **美学设计学习**
+
+3月27日周五下午，我帮助梁老师修改优化实验室宣传海报。在这个过程中，我发现要把一个东西做好看是需要了解一定知识的。所以我对此进行了总结：ppt三要素为：标题，内容，图。 三要素的共同作用，决定了最终呈现观感。对于标题：最好暗底白字，尽量简短居中……。在这里不展开了。 
+
+<img src="./3月16日~3月30日汇报.assets/局部截取_20260329_130728.png" alt="局部截取_20260329_130728" style="zoom:33%;" />
+
+## **PPT制作和学术汇报**
+
+我申请了4月2日物理电子学导论课程的报告演讲活动，因此我花了1天半的时间进行PPT制作修改、排练等。
+
+<img src="./3月16日~3月30日汇报.assets/局部截取_20260329_135521.png" alt="局部截取_20260329_135521" style="zoom:33%;" />
+
+
+
+# 2.科研
+
+## **数字芯片验证工作**
+
+这两周最最关键的是帮彭工的DA4008数字系统做验证，因为这个芯片最近是要流片出来的，要是没有验证全面，到时候流片出来用不了，责任很大。所以我除了上课时间，我把其余的时间都投入进来了。
+
+## **验证出关键问题，降低流片失败率**
+
+讲讲我验证出的问题。
+
+以下的问题，每一个可能都需要花10多个小时测试才能测出来，所以每一次修改都是非常珍贵，这也是保证流片后没问题的关键。
+
+1.lvds帧数据量一大，波形就乱了。重要性：致命级问题，没解决这个问题芯片就不好用了。现已解决。
+
+![image-20260329132514012](./3月16日~3月30日汇报.assets/image-20260329132514012.png)
+
+2.lvds帧使用字节地址，会导致后半ram写不够灵活，而且最后一个地址永远写不到。重要性：没解决的话，波形数据起始地址只能用前一半RAM,不够灵活好用。现已解决，解决方法:字地址改为块地址。
+
+3.lvdssr状态寄存器有问题。 重要性：这个问题会导致看不了lvds模块有没有出问题,难以调试。 现已解决。
+
+4.帮助彭工测出两个lvds帧之间最少间隔9个clk，不然后一个就写不进去。 不需要修改代码，只需要操作的时候注意。
+
+5.三角波数据量一大会出现乱码情况。重要性：极端情况，会导致输出不稳定。 原因是扰码刚刚好扰出给bcbcbc帧头，导致系统识别错误。现已解决。
+
+<img src="./3月16日~3月30日汇报.assets/178cc9a427320681cffb1612a09383ce.png" alt="178cc9a427320681cffb1612a09383ce" style="zoom:75%;" />
+
+6.在信号最开头，会出现类似毛刺一样的东西。 重要性：开头复位阶段的毛刺，影响不大。 现在已经改善，没有影响。
+
+
+
+## **测试报告**
+
+ 自己写了一个测试记录报告，因为目前测试依旧覆盖率不高，所以简单写了一个大概。
+
+![局部截取_20260329_134220](./3月16日~3月30日汇报.assets/局部截取_20260329_134220.png)
+
+## **仿真平台搭建**
+
+包括python生成Case脚本，TB.sv文件，还有regress.csh回归测试脚本，我都修改适配好了，回归测试环境已经搭建好了，波形生成脚本已经完善，未来继续完善指令编译器，更智能的操控芯片。
+
+<img src="./3月16日~3月30日汇报.assets/局部截取_20260329_134625.png" alt="局部截取_20260329_134625" style="zoom:33%;" />
+
+
+
+## 芯片简单设计
+
+**帮乐驰师兄设计温度计的数字模块**:由于我的工作重心都在DA4008数字验证，该项目分配的时间较少，但是还是花了周末时间写了初步可用的代码，仿真无误。
+
+![8ea129c4fb710fc8a2a845ac3ef5166d](./3月16日~3月30日汇报.assets/8ea129c4fb710fc8a2a845ac3ef5166d.png)
+
+由于AI写的太复杂了验证出来有BUG,而且复杂不好排查。因为要流片我不放心，所以我全部重新手写了一遍。现在没有BUG了，而且代码简洁好排查。
+
+
+
+# 3.总结
+
+这段时间我**把重心全投入到 DA4008 芯片流片前的关键验证了**，花了我很多时间，我也搭建 Python 和 SystemVerilog 的回归测试环境，成功排查了 LVDS 帧数据量过大导致波形紊乱、地址协议不灵活及信号毛刺等致命问题 ，帮助减少5月份流片的失败率。
+
+未来，我的目标是把彭工手里的设计知识全给学过来，到时候设计出我自己的芯片，最终成为一名资深的数字芯片设计工程师。
+
+
+