thfu
/
TailCorr
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
拖尾矫正
11 Commits 4 Branches 0 Tags 22 MiB
Verilog 80.6%
SystemVerilog 13.1%
MATLAB 3.5%
Coq 1.2%
Makefile 1.1%
Other 0.5%
Go to file
unknown d48f4fd872 原脚本太长，将其划分为不同功能模块以面向对象的编程方式进行封装管理 
目前已完成功能设计，但通过全局变量传参，未来需要维护；
包络的产生还不够灵活；
这里只是扫描线路参数和波形，但还没有支持对不同的采样率进行扫描

Signed-off-by: thfu
 		2025-03-11 16:28:33 +08:00
edf 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 2025-03-11 16:28:23 +08:00
rtl 实现了两路并行的IIR滤波器；增加了将输入分为奇偶两路的模块 2025-03-11 16:28:32 +08:00
script_m 原脚本太长，将其划分为不同功能模块以面向对象的编程方式进行封装管理 2025-03-11 16:28:33 +08:00
sim 实现了两路并行的IIR滤波器；增加了将输入分为奇偶两路的模块 2025-03-11 16:28:32 +08:00
tb 实现了两路并行的IIR滤波器；增加了将输入分为奇偶两路的模块 2025-03-11 16:28:32 +08:00