|
clk_gen.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_diff.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_iir.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_iir.v.bak
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_mean2.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_mean4.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_mean4_top.v
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_mean8_top.v
|
内插模块增加了内插倍数选择模块；
|
2025-03-11 16:15:33 +08:00 |
|
tb_top.v.bak
|
增加了八倍内插模块；
|
2025-03-11 16:12:21 +08:00 |
|
tb_z_dsp.v
|
验证使能信号为时钟二分频的可能性，FIL验证；
|
2025-03-11 16:25:21 +08:00 |
|
tb_z_dsp_en_Test.v
|
参考IP核，将输入系数的位宽都改为32位；使用参数化的方法来控制
|
2025-03-11 16:26:08 +08:00 |
thfu
d25f7e4439