thfu
/
TailCorr
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
拖尾矫正
13 Commits 4 Branches 0 Tags 22 MiB
Verilog 80.6%
SystemVerilog 13.1%
MATLAB 3.5%
Coq 1.2%
Makefile 1.1%
Other 0.5%
Go to file
thfu cdea3f4d6a 后端报warning，修改了parameter的位置； 
整理了文件夹；
修改z_dsp.m用于扫描线路和波形

删除了Z芯片的SRAM文件夹；
修改z_dsp.m用于扫描线路和波形，diff_plot_py.m配合做出修改.
 		2025-03-11 19:54:48 +08:00
edfFile 输出8路转4路后和原来的8路进行比较； 2025-03-11 19:48:56 +08:00
rtl 后端报warning，修改了parameter的位置； 2025-03-11 19:54:48 +08:00
script_m 后端报warning，修改了parameter的位置； 2025-03-11 19:54:48 +08:00
sim v04-using DW_iir_dc_m.v;TB don't use ca_wave 2025-03-11 19:54:48 +08:00
tb v04-using DW_iir_dc_m.v;TB don't use ca_wave 2025-03-11 19:54:48 +08:00