156 lines
3.3 KiB
Verilog
Executable File
156 lines
3.3 KiB
Verilog
Executable File
module COEF_S(
|
|
|
|
index ,
|
|
C0_S ,
|
|
C1_S ,
|
|
C2_S
|
|
|
|
);
|
|
|
|
input [4:0] index;
|
|
|
|
output [17:0] C0_S;
|
|
output [11:0] C1_S;
|
|
output [4:0] C2_S;
|
|
|
|
|
|
reg [17:0] C0_S;
|
|
reg [11:0] C1_S;
|
|
reg [4:0] C2_S;
|
|
|
|
//------------------------
|
|
//----C0_S
|
|
always@(*)
|
|
begin
|
|
|
|
case(index)
|
|
5'd 0 : C0_S =18'd 0;
|
|
5'd 1 : C0_S =18'd 6433;
|
|
5'd 2 : C0_S =18'd 12863;
|
|
5'd 3 : C0_S =18'd 19284;
|
|
5'd 4 : C0_S =18'd 25695;
|
|
5'd 5 : C0_S =18'd 32089;
|
|
5'd 6 : C0_S =18'd 38464;
|
|
5'd 7 : C0_S =18'd 44817;
|
|
5'd 8 : C0_S =18'd 51142;
|
|
5'd 9 : C0_S =18'd 57436;
|
|
5'd10 : C0_S =18'd 63696;
|
|
5'd11 : C0_S =18'd 69917;
|
|
5'd12 : C0_S =18'd 76096;
|
|
5'd13 : C0_S =18'd 82230;
|
|
5'd14 : C0_S =18'd 88314;
|
|
5'd15 : C0_S =18'd 94344;
|
|
5'd16 : C0_S =18'd100318;
|
|
5'd17 : C0_S =18'd106232;
|
|
5'd18 : C0_S =18'd112081;
|
|
5'd19 : C0_S =18'd117863;
|
|
5'd20 : C0_S =18'd123574;
|
|
5'd21 : C0_S =18'd129210;
|
|
5'd22 : C0_S =18'd134769;
|
|
5'd23 : C0_S =18'd140246;
|
|
5'd24 : C0_S =18'd145639;
|
|
5'd25 : C0_S =18'd150945;
|
|
5'd26 : C0_S =18'd156159;
|
|
5'd27 : C0_S =18'd161279;
|
|
5'd28 : C0_S =18'd166302;
|
|
5'd29 : C0_S =18'd171225;
|
|
5'd30 : C0_S =18'd176045;
|
|
5'd31 : C0_S =18'd180759;
|
|
// default : C0_S = C0_S;
|
|
endcase
|
|
|
|
end
|
|
|
|
//------------------------
|
|
|
|
|
|
//------------------------
|
|
//----C1_S OK
|
|
always@(*)
|
|
begin
|
|
|
|
case(index)
|
|
5'd 0 : C1_S =12'd3217;
|
|
5'd 1 : C1_S =12'd3216;
|
|
5'd 2 : C1_S =12'd3213;
|
|
5'd 3 : C1_S =12'd3208;
|
|
5'd 4 : C1_S =12'd3202;
|
|
5'd 5 : C1_S =12'd3193;
|
|
5'd 6 : C1_S =12'd3182;
|
|
5'd 7 : C1_S =12'd3170;
|
|
5'd 8 : C1_S =12'd3155;
|
|
5'd 9 : C1_S =12'd3139;
|
|
5'd10 : C1_S =12'd3121;
|
|
5'd11 : C1_S =12'd3101;
|
|
5'd12 : C1_S =12'd3079;
|
|
5'd13 : C1_S =12'd3055;
|
|
5'd14 : C1_S =12'd3029;
|
|
5'd15 : C1_S =12'd3002;
|
|
5'd16 : C1_S =12'd2972;
|
|
5'd17 : C1_S =12'd2941;
|
|
5'd18 : C1_S =12'd2908;
|
|
5'd19 : C1_S =12'd2874;
|
|
5'd20 : C1_S =12'd2837;
|
|
5'd21 : C1_S =12'd2799;
|
|
5'd22 : C1_S =12'd2759;
|
|
5'd23 : C1_S =12'd2718;
|
|
5'd24 : C1_S =12'd2675;
|
|
5'd25 : C1_S =12'd2630;
|
|
5'd26 : C1_S =12'd2584;
|
|
5'd27 : C1_S =12'd2536;
|
|
5'd28 : C1_S =12'd2487;
|
|
5'd29 : C1_S =12'd2436;
|
|
5'd30 : C1_S =12'd2384;
|
|
5'd31 : C1_S =12'd2330;
|
|
// default : C1_S = C1_S;
|
|
endcase
|
|
|
|
end
|
|
|
|
//------------------------
|
|
//----C2_S
|
|
always@(*)
|
|
begin
|
|
|
|
case(index)
|
|
5'd 0 : C2_S =5'd 0;
|
|
5'd 1 : C2_S =5'd 1;
|
|
5'd 2 : C2_S =5'd 2;
|
|
5'd 3 : C2_S =5'd 3;
|
|
5'd 4 : C2_S =5'd 4;
|
|
5'd 5 : C2_S =5'd 5;
|
|
5'd 6 : C2_S =5'd 6;
|
|
5'd 7 : C2_S =5'd 7;
|
|
5'd 8 : C2_S =5'd 8;
|
|
5'd 9 : C2_S =5'd 9;
|
|
5'd10 : C2_S =5'd10;
|
|
5'd11 : C2_S =5'd11;
|
|
5'd12 : C2_S =5'd12;
|
|
5'd13 : C2_S =5'd13;
|
|
5'd14 : C2_S =5'd14;
|
|
5'd15 : C2_S =5'd15;
|
|
5'd16 : C2_S =5'd16;
|
|
5'd17 : C2_S =5'd16;
|
|
5'd18 : C2_S =5'd17;
|
|
5'd19 : C2_S =5'd18;
|
|
5'd20 : C2_S =5'd19;
|
|
5'd21 : C2_S =5'd20;
|
|
5'd22 : C2_S =5'd21;
|
|
5'd23 : C2_S =5'd22;
|
|
5'd24 : C2_S =5'd22;
|
|
5'd25 : C2_S =5'd23;
|
|
5'd26 : C2_S =5'd24;
|
|
5'd27 : C2_S =5'd25;
|
|
5'd28 : C2_S =5'd25;
|
|
5'd29 : C2_S =5'd26;
|
|
5'd30 : C2_S =5'd27;
|
|
5'd31 : C2_S =5'd28;
|
|
// default : C2_S = C2_S;
|
|
endcase
|
|
|
|
end
|
|
|
|
endmodule
|
|
|
|
|