thfu
/
TailCorr
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
拖尾矫正
7 Commits 4 Branches 0 Tags 22 MiB
Verilog 80.6%
SystemVerilog 13.1%
MATLAB 3.5%
Coq 1.2%
Makefile 1.1%
Other 0.5%
Go to file
thfu 8fe84d2a79 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 
修改了文件夹的结构；
增加了z_dsp.m add和diff_plot_py.m；

对valid信号进行修改；增加了z_dsp.m add和diff_plot_py.m
 		2025-03-11 16:28:23 +08:00
edf 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 2025-03-11 16:28:23 +08:00
rtl 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 2025-03-11 16:28:23 +08:00
script_m 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 2025-03-11 16:28:23 +08:00
sim 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 2025-03-11 16:28:23 +08:00
tb 输出由八路375M转为4路750M；增加了输入输出的valid信号；使能二分频FIL验证 2025-03-11 16:26:08 +08:00