Commit Graph

Select branches

Hide Pull Requests

EZQ2p5

RealOnly

b2

main

Mono Color

• b0e8eaf996 16路超前计算到1G RealOnly thfu 2025-04-18 15:16:50 +0800
• db735c9dfc 16路超前计算到1G EZQ2p5 thfu 2025-04-18 15:16:50 +0800
• ad84ffcd89 与b2支路合并 -TailCorr_top.v需要b系数，其它模块做出对应修改 main futh0403 2025-03-13 23:33:51 +0800
• 6ce1cd456e Squashed commit of the following:系数位宽用最优化方式求解 futh0403 2025-03-20 15:32:42 +0800
• 728532bd61 降低位宽 b2 thfu 2025-03-19 15:17:35 +0800
• 7b521326eb 修正系数为实数 thfu 2025-03-17 14:31:37 +0800
• e32b5fa523 与b2支路合并 -TailCorr_top.v需要b系数，其它模块做出对应修改 futh0403 2025-03-13 23:33:51 +0800
• 0cfe0c75ce 合并main分支的部分修改 -尽量避免使用for循环 futh0403 2025-03-13 21:02:23 +0800
• 6e386a2743 合并main分支的部分修改 -尽量避免使用for循环 futh0403 2025-03-13 21:02:23 +0800
• 601600c760 parameterize modules dada 2025-03-13 11:31:31 +0800
• 928978f034 promote precision to about half LSB dada 2025-03-13 11:16:26 +0800
• 73bc72cfc8 data width of multiplier ports has been modified in order to reduce ovreheads dada 2025-03-12 22:01:27 +0800
• 30cc4e3d35 八路并行，一路超前计算，七路进位链 dada 2025-03-12 14:36:22 +0800
• e297bf11e3 与基于IP核的分支合并，保留全八路并行的IIR滤波器； -diff_p.v中的循环展开，并解决vldo悬空的问题； -锁存调用FF模块，提高代码可读性； -解决s2p_2.v组合逻辑出现latch的问题； -解决tb_z_dsp.v没有matlab代码报错的问题 futh0403 2025-03-12 10:16:52 +0800
• 9c8cd6cdfc 与基于IP核的分支合并，保留全八路并行的IIR滤波器； diff_p.v中的循环展开； 使用syncer.v同步，提高代码可读性 futh0403 2025-03-12 10:16:52 +0800
• cdea3f4d6a 后端报warning，修改了parameter的位置； 整理了文件夹； 修改z_dsp.m用于扫描线路和波形 thfu 2024-11-28 17:47:49 +0800
• 270d149d1f v04-using DW_iir_dc_m.v;TB don't use ca_wave thfu 2024-11-27 16:35:27 +0800
• 79a0eae046 四路输出，删除原八路输出； thfu 2024-11-26 20:59:57 +0800
• 22ceafb511 z芯片在环验证 thfu 2024-11-23 22:05:06 +0800
• 5433610d48 输出8路转4路后和原来的8路进行比较； .m输出二进制数，方便配寄存器； 将z_dsp综合成网表用于z芯片的在环验证 thfu 2024-11-21 14:50:01 +0800
• 596b32273b 八倍内插模块的使能改为时钟二分频； 八路输出转为四路输出； .m文件计算输入加滤波结果 thfu 2024-11-14 20:32:29 +0800
• 7057a430d1 基于IP核的滤波器，使能二分频 thfu 2024-11-12 17:35:22 +0800
• 9c0a3a7acf 运算结束后进行四舍五入 thfu 2024-11-11 17:17:15 +0800
• 685e094c03 v04-synthesis z_dsp thfu 2024-11-10 11:14:47 +0800
• 84f84448df IIR滤波器使用IP核； thfu 2024-11-09 17:13:18 +0800
• e058191d12 Modify enable signal as clk divided by 2 使能口连时钟二分频； diff_plot.m使用最短的进行对比 thfu 2024-11-04 19:03:02 +0800
• 08484e4771 增加了八倍内插模块； 删除了上传的临时文件，整理了文件结构； 增加了matlab代码与仿真结果对比 unknown 2024-10-08 11:23:42 +0800
• d126901a8a 将二维数组展开 thfu 2025-03-11 17:34:49 +0800
• ad5c6434e2 片上实时产生系数； 增加了z_dsp.sv; 删除了过去插值的相关文件，整理文件夹的结构； FPGA消耗资源过多，端口使用二维数组； 提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题； thfu 2025-03-08 11:32:53 +0800
• 8c6c5bb906 八路并行的IIR滤波器； 未来需要在片上实时生成系数； 需要提高代码可读性 thfu 2025-03-03 18:10:00 +0800
• d48f4fd872 原脚本太长，将其划分为不同功能模块以面向对象的编程方式进行封装管理 目前已完成功能设计，但通过全局变量传参，未来需要维护； 包络的产生还不够灵活； 这里只是扫描线路参数和波形，但还没有支持对不同的采样率进行扫描 unknown 2025-01-02 13:37:26 +0800
• 418cbe0376 修改z_dsp.m相关函数以批量扫描线路参数和波形 修改TailCorr_Test的名字便于区分Verdi平台用的脚本和Windows平台 unknown 2024-12-30 14:06:53 +0800
• 98f6a41ec9 实现了两路并行的IIR滤波器；增加了将输入分为奇偶两路的模块 thfu 2025-02-26 15:50:49 +0800
• bc06605912 .m增加了寻找误差和均方误差均小于万分之一的功能 unknown 2024-11-26 20:38:29 +0800
• 8fe84d2a79 增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块； 修改了文件夹的结构； 增加了z_dsp.m add和diff_plot_py.m； thfu 2024-11-26 13:34:17 +0800
• 821f1a4149 输出由八路375M转为4路750M；增加了输入输出的valid信号；使能二分频FIL验证 thfu 2024-11-25 23:05:43 +0800
• d25f7e4439 参考IP核，将输入系数的位宽都改为32位；使用参数化的方法来控制 thfu 2024-11-25 20:26:22 +0800
• 5f445faf9e 验证使能信号为时钟二分频的可能性，FIL验证； diff_plot.m选择二者最短的长度进行比较 thfu 2024-11-04 19:03:02 +0800
• c99d9baaea 内插模块增加了内插倍数选择模块； DAC接口做了对应的修改； 增加了matlab中的八倍内插模块，来验证rtl代码的准确性； thfu 2024-10-17 17:29:11 +0800
• f67df5f554 增加了八倍内插模块； 删除了一些重复的.v文件和临时文件，使文件夹更简洁，sim文件夹中只保留了makefile和filelist； 增加了matlab的验证代码，比较rtl代码和matlab代码的结果； unknown 2024-10-08 11:23:42 +0800
• dcd8166010 init unknown 2024-04-16 10:14:19 +0800