 dada
|
eba7fac84d
|
merge
|
2025-03-14 17:07:07 +08:00 |
|
dada
|
e14d9494b0
|
merge
|
2025-03-14 16:49:03 +08:00 |
futh0403
|
6e386a2743
|
合并main分支的部分修改
-尽量避免使用for循环
|
2025-03-13 22:39:05 +08:00 |
|
dada
|
30cc4e3d35
|
八路并行，一路超前计算，七路进位链
2st
|
2025-03-13 18:48:39 +08:00 |
|
dada
|
832408d29b
|
1st
|
2025-03-12 14:36:22 +08:00 |
|
futh0403
|
9c8cd6cdfc
|
与基于IP核的分支合并，保留全八路并行的IIR滤波器；
diff_p.v中的循环展开；
使用syncer.v同步，提高代码可读性
|
2025-03-12 13:23:25 +08:00 |
 thfu
|
ad5c6434e2
|
片上实时产生系数；
增加了z_dsp.sv;
删除了过去插值的相关文件，整理文件夹的结构；
FPGA消耗资源过多，端口使用二维数组；
提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题；
|
2025-03-11 17:31:24 +08:00 |
|
thfu
|
8c6c5bb906
|
八路并行的IIR滤波器；
未来需要在片上实时生成系数；
需要提高代码可读性
|
2025-03-11 16:28:33 +08:00 |