futh0403
|
8a2023c584
|
与b2支路合并
|
2025-03-14 14:35:17 +08:00 |
 dada
|
30cc4e3d35
|
八路并行，一路超前计算，七路进位链
2st
|
2025-03-13 18:48:39 +08:00 |
|
futh0403
|
e297bf11e3
|
与基于IP核的分支合并，保留全八路并行的IIR滤波器；
-diff_p.v中的循环展开，并解决vldo悬空的问题；
-锁存调用FF模块，提高代码可读性；
-解决s2p_2.v组合逻辑出现latch的问题；
-解决tb_z_dsp.v没有matlab代码报错的问题
|
2025-03-13 15:58:08 +08:00 |
|
futh0403
|
9c8cd6cdfc
|
与基于IP核的分支合并，保留全八路并行的IIR滤波器；
diff_p.v中的循环展开；
使用syncer.v同步，提高代码可读性
|
2025-03-12 13:23:25 +08:00 |
 thfu
|
ad5c6434e2
|
片上实时产生系数；
增加了z_dsp.sv;
删除了过去插值的相关文件，整理文件夹的结构；
FPGA消耗资源过多，端口使用二维数组；
提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题；
|
2025-03-11 17:31:24 +08:00 |