Commit Graph

16 Commits

Author SHA1 Message Date
thfu 7b521326eb 修正系数为实数 2025-03-17 15:23:05 +08:00
futh0403 e32b5fa523 与b2支路合并
-TailCorr_top.v需要b系数,其它模块做出对应修改
2025-03-17 10:36:25 +08:00
futh0403 0cfe0c75ce 合并main分支的部分修改
-尽量避免使用for循环
2025-03-13 23:06:20 +08:00
dada 601600c760 parameterize modules 2025-03-13 18:51:53 +08:00
dada 928978f034 promote precision to about half LSB 2025-03-13 18:51:31 +08:00
dada 73bc72cfc8 data width of multiplier ports has been modified in order to reduce ovreheads 2025-03-13 18:49:19 +08:00
dada 30cc4e3d35 八路并行,一路超前计算,七路进位链
2st
2025-03-13 18:48:39 +08:00
futh0403 e297bf11e3 与基于IP核的分支合并,保留全八路并行的IIR滤波器;
-diff_p.v中的循环展开,并解决vldo悬空的问题;
-锁存调用FF模块,提高代码可读性;
-解决s2p_2.v组合逻辑出现latch的问题;
-解决tb_z_dsp.v没有matlab代码报错的问题
2025-03-13 15:58:08 +08:00
futh0403 9c8cd6cdfc 与基于IP核的分支合并,保留全八路并行的IIR滤波器;
diff_p.v中的循环展开;
使用syncer.v同步,提高代码可读性
2025-03-12 13:23:25 +08:00
thfu cdea3f4d6a 后端报warning,修改了parameter的位置;
整理了文件夹;
修改z_dsp.m用于扫描线路和波形

删除了Z芯片的SRAM文件夹;
修改z_dsp.m用于扫描线路和波形,diff_plot_py.m配合做出修改.
2025-03-11 19:54:48 +08:00
thfu 270d149d1f v04-using DW_iir_dc_m.v;TB don't use ca_wave 2025-03-11 19:54:48 +08:00
thfu 79a0eae046 四路输出,删除原八路输出;
v04-MeanIntp_8 with FixRound;Modify the directory structure
2025-03-11 19:52:54 +08:00
thfu ad5c6434e2 片上实时产生系数;
增加了z_dsp.sv;
删除了过去插值的相关文件,整理文件夹的结构;
FPGA消耗资源过多,端口使用二维数组;
提高了IIR_Filter_p8.v的可读性,未来需要进一步提高IIR_top.v的可读性,信号的互联是个问题;
2025-03-11 17:31:24 +08:00
thfu 8c6c5bb906 八路并行的IIR滤波器;
未来需要在片上实时生成系数;
需要提高代码可读性
2025-03-11 16:28:33 +08:00
thfu 98f6a41ec9 实现了两路并行的IIR滤波器;增加了将输入分为奇偶两路的模块 2025-03-11 16:28:32 +08:00
thfu 8fe84d2a79 增加了四舍五入的模块,用于复数乘法器,八倍线性插值模块;
修改了文件夹的结构;
增加了z_dsp.m add和diff_plot_py.m;

对valid信号进行修改;增加了z_dsp.m add和diff_plot_py.m
2025-03-11 16:28:23 +08:00