6e386a2743
合并main分支的部分修改
...
-尽量避免使用for循环
2025-03-13 22:39:05 +08:00
dada
30cc4e3d35
八路并行，一路超前计算，七路进位链
...
2st
2025-03-13 18:48:39 +08:00
9c8cd6cdfc
与基于IP核的分支合并，保留全八路并行的IIR滤波器；
...
diff_p.v中的循环展开；
使用syncer.v同步，提高代码可读性
2025-03-12 13:23:25 +08:00
thfu
270d149d1f
v04-using DW_iir_dc_m.v;TB don't use ca_wave
2025-03-11 19:54:48 +08:00
thfu
79a0eae046
四路输出，删除原八路输出；
...
v04-MeanIntp_8 with FixRound;Modify the directory structure
2025-03-11 19:52:54 +08:00
thfu
5433610d48
输出8路转4路后和原来的8路进行比较；
...
.m输出二进制数，方便配寄存器；
将z_dsp综合成网表用于z芯片的在环验证
v04-script add hex output
v04-z_dsp's netlist used to z_chip_top
2025-03-11 19:48:56 +08:00
thfu
7057a430d1
基于IP核的滤波器，使能二分频
...
v04-z_dsp on FPGA
2025-03-11 19:42:44 +08:00
thfu
84f84448df
IIR滤波器使用IP核；
...
v04-eliminate warning
2025-03-11 19:40:19 +08:00
thfu
e058191d12
Modify enable signal as clk divided by 2
...
使能口连时钟二分频；
diff_plot.m使用最短的进行对比
Fit modification of enable signal as clk divided by 2
choose the min length to compare
Enable of clk_div2 tested on FPGA
2025-03-11 19:38:34 +08:00
unknown
08484e4771
增加了八倍内插模块；
...
删除了上传的临时文件，整理了文件结构；
增加了matlab代码与仿真结果对比
delete repeated .v file
delete sim file,there is too many temporary file
only add makefile and filelist in sim
add verification code of matlab
modify relevant .v file and .m file to verify the accuracy of rtl code
2025-03-11 19:36:24 +08:00
thfu
d126901a8a
将二维数组展开
2025-03-11 17:35:58 +08:00
thfu
ad5c6434e2
片上实时产生系数；
...
增加了z_dsp.sv;
删除了过去插值的相关文件，整理文件夹的结构；
FPGA消耗资源过多，端口使用二维数组；
提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题；
2025-03-11 17:31:24 +08:00
thfu
8c6c5bb906
八路并行的IIR滤波器；
...
未来需要在片上实时生成系数；
需要提高代码可读性
2025-03-11 16:28:33 +08:00
thfu
98f6a41ec9
实现了两路并行的IIR滤波器；增加了将输入分为奇偶两路的模块
2025-03-11 16:28:32 +08:00
thfu
8fe84d2a79
增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块；
...
修改了文件夹的结构；
增加了z_dsp.m add和diff_plot_py.m；
对valid信号进行修改；增加了z_dsp.m add和diff_plot_py.m
2025-03-11 16:28:23 +08:00
thfu
821f1a4149
输出由八路375M转为4路750M；增加了输入输出的valid信号；使能二分频FIL验证
2025-03-11 16:26:08 +08:00
thfu
5f445faf9e
验证使能信号为时钟二分频的可能性，FIL验证；
...
diff_plot.m选择二者最短的长度进行比较
使能信号二分频后.v文件需要做出一些对应的修改
diff_plot.m选择二者最短的长度进行比较
使能二分频FIL验证
2025-03-11 16:25:21 +08:00
thfu
c99d9baaea
内插模块增加了内插倍数选择模块；
...
DAC接口做了对应的修改；
增加了matlab中的八倍内插模块，来验证rtl代码的准确性；
2025-03-11 16:15:33 +08:00
unknown
f67df5f554
增加了八倍内插模块；
...
删除了一些重复的.v文件和临时文件，使文件夹更简洁，sim文件夹中只保留了makefile和filelist；
增加了matlab的验证代码，比较rtl代码和matlab代码的结果；
删除了一些重复的.v文件，使文件夹更简洁
删除了无用的临时文件
sim文件夹中只保留了makefile和filelist
增加了matlab的验证代码，比较rtl代码和matlab代码的结果
2025-03-11 16:12:21 +08:00
futh0403
dada
thfu