 dada
|
69b80e4575
|
data width of multiplier ports has been modified in order to reduce ovreheads
|
2025-03-12 22:30:22 +08:00 |
|
dada
|
3e00afece0
|
data width of multiplier ports has been modified in order to reduce ovreheads
|
2025-03-12 22:01:27 +08:00 |
|
dada
|
5fbf171cbe
|
八路并行的IIR滤波器，只有一路超前计算，其余支路进位链
2st
|
2025-03-12 14:54:27 +08:00 |
|
dada
|
832408d29b
|
1st
|
2025-03-12 14:36:22 +08:00 |
 thfu
|
ad5c6434e2
|
片上实时产生系数；
增加了z_dsp.sv;
删除了过去插值的相关文件，整理文件夹的结构；
FPGA消耗资源过多，端口使用二维数组；
提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题；
|
2025-03-11 17:31:24 +08:00 |
|
unknown
|
bc06605912
|
.m增加了寻找误差和均方误差均小于万分之一的功能
修改了z_dsp.m的路径
|
2025-03-11 16:28:32 +08:00 |
|
thfu
|
8fe84d2a79
|
增加了四舍五入的模块，用于复数乘法器，八倍线性插值模块；
修改了文件夹的结构；
增加了z_dsp.m add和diff_plot_py.m；
对valid信号进行修改；增加了z_dsp.m add和diff_plot_py.m
|
2025-03-11 16:28:23 +08:00 |