TailCorr/sim/tb_CoefGen/files.f

../../rtl/z_dsp/CoefGen.sv
../../rtl/z_dsp/mult_C.v
../../rtl/z_dsp/Trunc.v
../../rtl/z_dsp/sirv_gnrl_dffs.v
../../rtl/model/DW02_mult.v
tb_CoefGen.v
与b2支路合并 -TailCorr_top.v需要b系数，其它模块做出对应修改 2025-03-13 23:33:51 +08:00			`../../rtl/z_dsp/CoefGen.sv`
片上实时产生系数；增加了z_dsp.sv; 删除了过去插值的相关文件，整理文件夹的结构； FPGA消耗资源过多，端口使用二维数组；提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题； 2025-03-08 11:32:53 +08:00			`../../rtl/z_dsp/mult_C.v`
与b2支路合并 -TailCorr_top.v需要b系数，其它模块做出对应修改 2025-03-13 23:33:51 +08:00			`../../rtl/z_dsp/Trunc.v`
			`../../rtl/z_dsp/sirv_gnrl_dffs.v`
片上实时产生系数；增加了z_dsp.sv; 删除了过去插值的相关文件，整理文件夹的结构； FPGA消耗资源过多，端口使用二维数组；提高了IIR_Filter_p8.v的可读性，未来需要进一步提高IIR_top.v的可读性，信号的互联是个问题； 2025-03-08 11:32:53 +08:00			`../../rtl/model/DW02_mult.v`
			`tb_CoefGen.v`