]*>(.*?)\", content)\n",
+ " chapters.append({\"id\":f\"app{label}\",\"number\":f\"附录 {label}\",\"title\":m.group(1) if m else fp.stem,\"content\":content})\n",
+ "\n",
+ "# ============================================================\n",
+ "# CSS (local)\n",
+ "# ============================================================\n",
+ "\n",
+ "css_path = BASE / \"doc_builder\" / \"themes\" / \"datasheet.css\"\n",
+ "CSS = css_path.read_text(encoding=\"utf-8\") if css_path.exists() else \"body{font-family:sans-serif}\"\n",
+ "\n",
+ "# ============================================================\n",
+ "# Assemble\n",
+ "# ============================================================\n",
+ "\n",
+ "TITLE = \"RBPU16 读出基带处理芯片\"\n",
+ "SUBTITLE = \"数据手册\"\n",
+ "AUTHOR = \"郭成\"\n",
+ "DATE = datetime.now().strftime(\"%Y-%m-%d\")\n",
+ "FEATURES = [\"DAC 12 GSPS\",\"ADC 6 GSPS\",\"16 Qubit 并行读出\",\"AWG 任意波形\",\"DAQ 数据采集\",\"片上 PLL\",\"LVDS 高速接口\",\"SPI 配置接口\"]\n",
+ "\n",
+ "feat_li = \"\".join(f\"{f} \" for f in FEATURES)\n",
+ "COVER = \"\".join([\n",
+ " '',\n",
+ " '
Quantum Readout SoC
',\n",
+ " '
RBPU16 ',\n",
+ " '
数据手册 · User Manual
',\n",
+ " f'
',\n",
+ " f'
',\n",
+ " \"
{c[\"number\"]} {eh(c[\"title\"])} 目录 ' + \"\\n\".join(toc_items) + \" 目录 ' + \"\\n\".join(toc_items) + \" {c[\"content\"]}
' for c in chapters)\n",
+ "\n",
+ "FULL_HTML = \"\\n\".join([\n",
+ " \"\",\n",
+ " '',\n",
+ " \"\",\n",
+ " '{TITLE} {SUBTITLE} \",\n",
+ " f'
',\n",
+ " \"修订历史 \",\n",
+ " '',\n",
+ " \"版本 日期 修订内容 作者 1.0 {DATE} 初版发布 {AUTHOR}
\",\n",
+ " SIDEBAR,\n",
+ " \"\",\n",
+ " \"\",\n",
+ "])\n",
+ "\n",
+ "# ============================================================\n",
+ "# Embed images as base64\n",
+ "# ============================================================\n",
+ "\n",
+ "print(\"\\n Embedding images...\")\n",
+ "SRC_RE = re.compile(r'src=\"(\\.\\./assets/[^\"]+)\"')\n",
+ "mimetypes.init()\n",
+ "\n",
+ "def embed_image(match):\n",
+ " rel_path = match.group(1)\n",
+ " img_path = (BASE / \"chapters\" / rel_path).resolve()\n",
+ " if not img_path.exists():\n",
+ " img_path = (BASE / rel_path).resolve()\n",
+ " if not img_path.exists():\n",
+ " return match.group(0)\n",
+ " mime, _ = mimetypes.guess_type(str(img_path))\n",
+ " if not mime: mime = \"image/png\"\n",
+ " with open(img_path, \"rb\") as f:\n",
+ " b64 = base64.b64encode(f.read()).decode(\"ascii\")\n",
+ " return f'src=\"data:{mime};base64,{b64}\"'\n",
+ "\n",
+ "FULL_HTML = SRC_RE.sub(embed_image, FULL_HTML)\n",
+ "\n",
+ "out = BASE / \"output\"\n",
+ "out.mkdir(exist_ok=True)\n",
+ "html_path = out / f\"{TITLE}_{SUBTITLE}.html\"\n",
+ "html_path.write_text(FULL_HTML, encoding=\"utf-8\")\n",
+ "print(f\"\\n {html_path.name} ({html_path.stat().st_size/1024:.0f} KB)\")\n",
+ "print(f\" Self-contained - ready to share.\")\n"
+ ]
+ },
+ {
+ "cell_type": "markdown",
+ "metadata": {},
+ "source": [
+ "## Done\n",
+ "\n报告在 `output/` 目录，可直接发送给他人。"
+ ]
+ }
+ ],
+ "metadata": {
+ "kernelspec": {
+ "display_name": "Python 3",
+ "language": "python",
+ "name": "python3"
+ },
+ "language_info": {
+ "name": "python",
+ "version": "3.9.0"
+ }
+ },
+ "nbformat": 4,
+ "nbformat_minor": 4
+}
\ No newline at end of file
diff --git a/chapters/00_cover.md b/chapters/00_cover.md
new file mode 100644
index 0000000..f7e5ce6
--- /dev/null
+++ b/chapters/00_cover.md
@@ -0,0 +1,19 @@
+# 简介
+
+## 主要特点
+
+* DAC 更新率最高 12 GSPS
+* ADC 采样率最高 6 GSPS
+* AWG 支持直接/调制波形输出
+* AWG 支持标记脉冲输出
+* DAQ 支持多种数据采集模式
+* DAQ 支持低延迟反馈控制
+* AWG/DAQ 支持指令集的编程
+
+## 简要描述
+
+RBPU16 是一款用于量子比特态信息读出的 SoC 芯片，最大支持 16 个量子比特态信息并行读出。芯片内部集成了 PLL、ADC、DAC 和 DSP 等模块，其可以利用高速 DAC 产生微波信号激发读取腔，并通过数字 I/O 使能外部 Pump 通道，接着利用高速 ADC 采集处理反射回来的信号，并通过 DSP 计算量子态信息，最后将读出的量子态信息通过 LVDS 接口实时发送出去，为量子比特态信息读出提供高集成度解决方案。
+
+## 功能框图
+
+
diff --git a/chapters/01_specifications.md b/chapters/01_specifications.md
new file mode 100644
index 0000000..6be7724
--- /dev/null
+++ b/chapters/01_specifications.md
@@ -0,0 +1,19 @@
+# 规格参数
+
+## 数字接口规格
+
+| 规格项 | 最小值 | 典型值 |
+|:-|:-|:-|
+| SPI 速率 | 50 Mbps | — |
+| LVDS 速率 | 750 Mbps | — |
+
+## SPI 时序参数
+
+| 标识 | 定义 | 时序 (ns) |
+|:-|:-|:-|
+| Tc2s | SPI 帧开始时，CSN 下降沿到 SCLK 下降沿的时间 | >3 |
+| Tms | MOSI 数据的建立时间 | >3 |
+| Tmh | MOSI 数据的保持时间 | >3 |
+| Tss | MISO 数据的建立时间 | >3 |
+| Tsh | MISO 数据的保持时间 | >3 |
+| Tc2h | SPI 帧结束时，SCLK 上升沿到 CSN 上升沿的时间 | >3 |
diff --git a/chapters/02_absolute_maximum.md b/chapters/02_absolute_maximum.md
new file mode 100644
index 0000000..aac5f0c
--- /dev/null
+++ b/chapters/02_absolute_maximum.md
@@ -0,0 +1,21 @@
+# 操作最大值
+
+## 供电电压
+
+| 参数 | 符号 | 标称值 | 单位 | 来源 |
+|:-|:-|:-|:-|:-|
+| 数字内核供电电压 | DIG_VDD | 1.0 | V | pin_name.csv |
+| 数字 IO 供电电压 | IO_VDD | 1.8 | V | pin_name.csv |
+| DAC 模拟 1.0V 供电电压 | AVDD_ENCODER, AVDD_P2S | 1.0 | V | pin_name.csv |
+| DAC 模拟 1.8V 供电电压 | DAC_AVDD18 | 1.8 | V | pin_name.csv |
+| DAC 数字 1.0V 供电电压 | DAC_DVDD | 1.0 | V | pin_name.csv |
+| PLL 模拟 1.0V 供电电压 | PLL_VDD, VCO_VDD | 1.0 | V | pin_name.csv |
+| PLL 模拟 1.8V 供电电压 | PLL_VDD18 | 1.8 | V | pin_name.csv |
+| PLL 数字 1.0V 供电电压 | PLL_DVDD | 1.0 | V | pin_name.csv |
+| ADC 模拟 1.0V 供电电压 | ADC_VDD | 1.0 | V | pin_name.csv |
+| ADC 模拟 1.8V 供电电压 | ADC_VDD18 | 1.8 | V | pin_name.csv |
+| ADC 数字 1.0V 供电电压 | ADC_DVDD | 1.0 | V | pin_name.csv |
+
+
+所有电压值均以对应地平面（DGND 或 AGND）为参考。操作最大值的绝对值（最小/最大极限电压）、结温和存储温度范围、ESD 防护等级等参数待补充。
+
diff --git a/chapters/03_pin_description.md b/chapters/03_pin_description.md
new file mode 100644
index 0000000..ccbb106
--- /dev/null
+++ b/chapters/03_pin_description.md
@@ -0,0 +1,24 @@
+# 管脚描述
+
+## 管脚顶视图
+
+芯片配置，顶视图：
+
+
+
+## 管脚定义表
+
+@import "data/pin_name.csv"
+
+## BGA 焊球位置表
+
+下图列出了芯片 13 × 13 BGA 焊球阵列中每个位置的信号分配。
+
+@import "data/pin_loc.csv"
+
+### 封装信息
+
+* 焊球中心间距：1 mm
+* 焊球大小：0.5 mm
+* 焊球数量：13 × 13 = 169 个
+* 基板大小：1.4 cm × 1.4 cm
diff --git a/chapters/04_typical_performance.md b/chapters/04_typical_performance.md
new file mode 100644
index 0000000..ec80df3
--- /dev/null
+++ b/chapters/04_typical_performance.md
@@ -0,0 +1,168 @@
+# 典型性能特点
+
+除非特殊说明，以下性能指标的测试条件为：DIG_VDD = 1.0V，IO_VDD = 1.8V，AVDD = 1.0V，AVDD18 = 1.8V，T = 25℃。
+
+## 电源特性
+
+### 标称电压与最低过流要求
+
+| 供电域 | 标称电压 | 最低过流要求 | 单位 |
+|:-|:-|:-|:-|
+| DIG_VDD | 1.0 | 2000 | mA |
+| IO_VDD | 1.8 | 1000 | mA |
+| AVDD_ENCODER, AVDD_P2S | 1.0 | 400 + 150 | mA |
+| DAC_AVDD18 | 1.8 | 120 | mA |
+| DAC_DVDD | 1.0 | 50 | mA |
+| PLL_VDD18 | 1.8 | 50 | mA |
+| PLL_VDD, VCO_VDD | 1.0 | 50 + 50 | mA |
+| PLL_DVDD | 1.0 | 50 | mA |
+| ADC_VDD | 1.0 | 400 | mA |
+| ADC_VDD18 | 1.8 | 200 | mA |
+| ADC_DVDD | 1.0 | 100 | mA |
+
+### 实测电流分布
+
+（来源：电流测试.xlsx，单位 mA）
+
+| 测试条件 | +1.8V 模拟轨 | +1.0V PLL | +1.8V IO | +1.0V DVDD | +1.0V DIG | +1.0V P2S | +1.0V ENCD | +1.0V ADC | 总电流 |
+|:-|:-|:-|:-|:-|:-|:-|:-|:-|:-|
+| 复位前（空闲） | 207.8 | 26.0 | 8.0 | 8.0 | 26.0 | 168.7 | 19.2 | 71.0 | 531.7 |
+| 复位后 | 210.5 | 136.3 | 7.0 | 42.0 | 26.0 | 162.2 | 257.2 | 207.0 | 1045.2 |
+| 满载 6G 时钟 | 205.8 | 137.4 | 7.0 | 25.0 | 330.0 | 192.2 | 168.3 | 145.7 | 1208.4 |
+| 满载 10G 时钟 | 206.0 | 130.3 | 7.0 | 29.0 | 477.0 | 219.7 | 253.4 | 153.1 | 1472.5 |
+| 满载 12G 时钟 | 206.0 | 144.6 | 7.0 | 33.0 | 539.0 | 227.3 | 251.0 | 164.7 | 1569.6 |
+
+
++1.8V 模拟轨对应 DAC_AVDD18 + PLL_VDD18 + 其它 1.8V 模拟域，实测稳定在 ~206 mA。+1.0V DIG 电流随时钟频率显著变化，是总功耗的主要变量（26 mA @ 空闲 → 539 mA @ 12G）。满载条件为满占空比、功能全开（AWG + DAQ + MIX + 插值 + NCO + 解模）。VREF / PLL_VREF520 / ADC_VR850 / ADC_VR350 等基准电压端口电流可忽略（<1 mA）。
+
+
+## 时钟与 NCO 特性
+
+| 参数 | 条件 | 来源 |
+|:-|:-|:-|
+| DAC 更新时钟 (DAC_CLK) | 内部 PLL 倍频，最高 12 GHz | 宣传页 |
+| ADC 采样时钟 (ADC_CLK) | 内部 PLL 倍频，最高 6 GHz | 宣传页 |
+| NCO 频率范围 | 测试覆盖 100 MHz ~ 2400 MHz | tc_awg_nco_freq |
+| NCO 基频 (fs/8) | 750 MHz | ChipConfig.py |
+
+NCO 频率扫频测试结果（400–2400 MHz）：
+
+
+
+
+参考时钟频率范围、VCO 输出频率、PLL 锁定时间、时钟抖动等参数待补充。
+
+
+## DAC 特性
+
+| 参数 | 条件 | 来源 |
+|:-|:-|:-|
+| 更新速率 | 最高 12 GSPS | 宣传页 |
+| 测试输出频率 | 413.3 / 983.7 / 1300 / 1632.9 MHz | tc_dac_wave / tc_dac_mix |
+| 扫频范围 | 300 ~ 2300 MHz（混频+半带模式） | tc_dac_mixhb_auto |
+| 输出阻抗 | 内部 50 Ω | 手册 7.1.1 |
+
+以 1300 MHz 输出为例，DAC 三种输出模式的频谱如下：
+
+| 输出模式 | 测试结果 |
+|:-|:-|
+| NRZ 直出 |  |
+| 混频模式 |  |
+| 半带混频模式 |  |
+
+DAC 基带输出扫频特性（混频+半带模式，300–2300 MHz）：
+
+
+
+
+SFDR、NSD、相位噪声、DNL、INL、输出共模电压等参数待补充。
+
+
+## ADC 特性
+
+| 参数 | 条件 | 来源 |
+|:-|:-|:-|
+| 采样速率 | 最高 6 GSPS | 宣传页 |
+
+ADC 采集波形示例（满量程正弦波输入）：
+
+
+
+
+
+
+分辨率、SNR、SINAD、ENOB、SFDR、输入带宽、输入范围、输入阻抗等参数待补充。
+
+
+## 数字接口特性
+
+| 参数 | 条件 | 值 | 来源 |
+|:-|:-|:-|:-|
+| SPI 速率 | 最低 | 50 Mbps | specification.md |
+| LVDS 速率 | 最低 | 750 Mbps | specification.md |
+| LVDS 发送延迟 | — | 85 ns | tc_lvds_delay |
+| LVDS 接收延迟 | — | 75 ns | tc_lvds_delay |
+
+SPI 突发传输时钟数量测试（50 Mbps）：
+
+
+
+SPI 突发传输时钟数量测试（25 Mbps）：
+
+
+
+LVDS 数据传输速率测试：
+
+
+
+
+SPI 时序参数详见 [规格参数](#规格参数)。SYNC_IN 最小脉宽、RST_N 最小脉宽等参数待补充。
+
+
+## 数字性能特性
+
+| 参数 | 条件 | 值 | 来源 |
+|:-|:-|:-|:-|
+| AWG 波形存储容量 | — | 128 KB | seg_define.csv |
+| DAQ 采集结果存储容量 | — | 128 KB | seg_define.csv |
+| DAQ 解模频点数量 | — | 最多 16 | pin_name.csv (LOC_LVCMOS[31:0]) |
+| MCU 指令执行速率 | — | 每 3 个时钟 1 条指令 | 手册 7.3.2 |
+| 匹配滤波器系数存储 | ASIC 模式 | 512 KB | seg_define.csv |
+| NCO 频率控制字位宽 | — | 32 bit | ChipConfig.py |
+
+
+死时间、Pump 脉宽范围、NCO 相位分辨率等参数待补充。
+
+
+## 温度特性
+
+片上温度传感器监视结果示例：
+
+
+
+
+温度传感器精度、分辨率等参数待补充。
+
+
+## 中断与异常处理
+
+### 中断源列表
+
+| 中断源 | 触发条件 | 说明 |
+|:-|:-|:-|
+| EXIT_IR | MCU 执行退出指令 | MCU 程序正常退出时触发，表明任务执行完毕 |
+| FORCE_AWG | 外部强制 AWG 请求 | 外部控制器通过写寄存器强制 AWG 模块进入特定状态 |
+| FORCE_DAQ | 外部强制 DAQ 请求 | 外部控制器通过写寄存器强制 DAQ 模块进入特定状态 |
+| ILLEGAL_ONE | 非法指令（数据为全 1） | MCU 执行到全 1 指令字 (0xFFFFFFFF) 时触发，表明指令内存异常 |
+| ILLEGAL_ZERO | 非法指令（数据为全 0） | MCU 执行到全 0 指令字时触发，常见于未编程的指令空间 |
+| UNALIGN_SW | 短字非对齐访问 | 16 位数据访问地址未对齐时触发 |
+| UNALIGN_LW | 长字非对齐访问 | 32 位数据访问地址未对齐时触发 |
+| LINK_DOWN | LVDS 链路断开 | LVDS 数据接收链路同步丢失时触发，接收端重新进入未同步状态 |
+
+### 典型异常波形
+
+| 异常类型 | 波形图 |
+|:-|:-|
+| MCU 正常退出 (EXIT_IR) |  |
+| 非法指令 (ILLEGAL_ONE) |  |
+| LVDS 链路断开 (LINK_DOWN) |  |
diff --git a/chapters/05_terminology.md b/chapters/05_terminology.md
new file mode 100644
index 0000000..90314ea
--- /dev/null
+++ b/chapters/05_terminology.md
@@ -0,0 +1,35 @@
+# 专业术语
+
+| 术语 | 全称 | 说明 |
+|:-|:-|:-|
+| RBPU | Readout Baseband Processing Unit | 读出基带处理单元 |
+| SoC | System on Chip | 片上系统 |
+| AWG | Arbitrary Waveform Generator | 任意波形发生器，用于产生读出激励波形 |
+| DAQ | Data Acquisition | 数据采集模块，用于采集和处理回波信号 |
+| DAC | Digital-to-Analog Converter | 数模转换器 |
+| ADC | Analog-to-Digital Converter | 模数转换器 |
+| PLL | Phase-Locked Loop | 锁相环，片上时钟管理 |
+| NCO | Numerically Controlled Oscillator | 数控振荡器，用于频率合成 |
+| DSP | Digital Signal Processing | 数字信号处理 |
+| LVDS | Low-Voltage Differential Signaling | 低电压差分信号 |
+| SPI | Serial Peripheral Interface | 串行外设接口 |
+| MCU | Micro Controller Unit | 微控制器单元，AWG/DAQ 内部控制核心 |
+| PlsGen | Pulse Generator | 脉冲产生器，用于产生 Pump 使能脉冲 |
+| Pump | — | 外部泵浦通道，用于上变频基带信号 |
+| POR | Power-On Reset | 上电复位 |
+| CRC | Cyclic Redundancy Check | 循环冗余校验 |
+| FM | Frequency Modulation | 频率调制 |
+| PM | Phase Modulation | 相位调制 |
+| AM | Amplitude Modulation | 幅度调制 |
+| HB | Half-Band | 半带滤波器，DAC 插值滤波器 |
+| SFDR | Spurious-Free Dynamic Range | 无杂散动态范围 |
+| NSD | Noise Spectral Density | 噪声谱密度 |
+| SNR | Signal-to-Noise Ratio | 信噪比 |
+| ENOB | Effective Number of Bits | 有效位数 |
+| DNL | Differential Nonlinearity | 微分非线性 |
+| INL | Integral Nonlinearity | 积分非线性 |
+| FCW | Frequency Control Word | 频率控制字 |
+| PCW | Phase Control Word | 相位控制字 |
+| Qubit | Quantum Bit | 量子比特 |
+| RO | Readout Output | 读出激励输出通道 |
+| RI | Readout Input | 读出回波输入通道 |
diff --git a/chapters/06_theory_of_operation.md b/chapters/06_theory_of_operation.md
new file mode 100644
index 0000000..1a6354e
--- /dev/null
+++ b/chapters/06_theory_of_operation.md
@@ -0,0 +1,143 @@
+# 操作原理
+
+## 原理及模块划分
+
+RBPU16 是一颗用于完成超导量子比特的态读出的 SoC 基带芯片。芯片模拟部分包括 ADC、DAC、PLL、LVDS、POR 和温度传感器；数字部分主要包括 DAQ、AWG、PlsGen、Feedback 以及 System 模块。读出芯片的总体功能组成如下图所示。
+
+
+
+在激励信号生成路径上，AWG 用于控制激励通道待输出的波形，接着波形经过 DAC 转换成基带读出激励信号，同时 AWG 模块触发 PlsGen 模块实时发出脉冲信号使能外部 Pump 通道。回波信号处理路径上，ADC 用于采集反射的读出基带信号，接着 DAQ 对基带信号进行分析处理，结果再通过 LVDS 接口发送出去，同时 DAQ 模块触发 Feedback 模块将部分结果上报或者下发到外部芯片。
+
+片内 PLL 用于管理整个芯片的时钟，为 ADC 采样时钟、DAC 更新时钟、数字模块主时钟等生成所需频率。POR 用于在芯片上电时对整个芯片进行复位，保障芯片正常工作。温度监视模块用于实时监测芯片温度变化，保障芯片稳定工作。System 模块用于管理芯片上控制的状态，为芯片运维和调试提供支撑。
+
+
+读出芯片不仅支持以 ASIC 芯片模式工作，也支持部分核心控制在 FPGA 内部工作。这两种工作模式受制于 ASIC 和 FPGA 资源以及外部 ADC、DAC 硬件性能不同，部分功能实现存在差异，后续阅读时需要重点关注。
+
+
+## 关键数据路径
+
+### 读出激励输出通道
+
+
+
+读出激励输出通道（RO 通道）由 AWG 模块和 Pump 模块协同工作，负责产生基带读出激励信号和 Pump 使能信号。
+
+AWG 模块需要编程六类数据：
+
+1. **控制器指令 (MCU_INS)**：控制 MCU 执行指令流，指令位于地址空间 `0x700000`
+2. **控制器数据 (MCU_DAT)**：MCU 指令需要引用的初始数据，位于地址空间 `0x800000`
+3. **控制寄存器 (AWG_REG)**：配置 AWG 工作模式与参数，位于地址空间 `0x900000`
+4. **波形映射表 (AWG_IDX)**：码字 → 波形段的映射查找表，位于地址空间 `0xA00000`
+5. **波形数据存储 (AWG_WVE)**：实际输出的波形采样点，位于地址空间 `0xB00000`
+6. **模拟配置 (SYS_ANA)**：DAC 输出模式（NRZ/MIX/HBMIX）与偏置校准
+
+波形输出流程如下：
+
+1. MCU 每 3 个时钟周期执行一条指令，发出控制码字
+2. 码字中的 `WAVE_ID` 字段通过查找表映射为波形段的起始地址和长度
+3. 波形数据从 WVE 存储中读取，经希尔伯特变换生成 I/Q 两路
+4. I/Q 信号与 NCO 混频，实现频率搬移
+5. 经数字调幅、半带插值滤波
+6. 输出至 DAC 转换为模拟信号
+
+AWG 支持以下输出模式：
+
+| 模式 | 描述 | 特点 |
+|:-|:-|:-|
+| **直出模式 (NRZ)** | 基带波形直接输出 | 输出频率 DC–3 GHz，适用于直接产生多音基带信号 |
+| **调制模式 (MIX)** | 基带波形与 NCO 混频 | 输出频率 0.3–2.4 GHz，通过 NCO 频率控制精确频点定位 |
+| **NCO Only 模式** | 仅 NCO 连续波形 | 方便连接外部仪器进行芯片测试 |
+| **半带调制模式 (HBMIX)** | 混频 + 半带插值 | 提升高频输出信号质量 |
+
+
+一般情况下，直出模式用于量子实验，通过直接输出包含多个读出频率的波形，可以实现对多个量子比特的并行读出；调制模式用于腔频扫描等应用，通过实时修改 NCO 频率实现扫频功能；NCO Only 模式可以输出连续波形，方便连接外部仪器上进行测试。
+
+
+**射频直出**：在 NRZ 模式下利用高阶奈奎斯特区输出，可以实现 6–7 GHz 的射频直出，功率平坦度约 2 dB（受限于 sinc 滚降特性）。
+
+**Pump 通道**：由 MCU 码字中的 `PUMP_EN` 位触发 PlsGen 模块，产生可编程宽度的脉冲信号，通过 `PO_PUMP_EN` 管脚输出，用于使能外部 Pump 上变频通道。
+
+**软复位**：通过写 AWG_REG 中的软复位寄存器，可复位 AWG 内部状态机和 FIFO，复位后需重新编程。
+
+### 读出回波信号处理
+
+
+
+读出回波输入通道（RI 通道）由 ADC + DAQ 模块构成，负责采集和处理反射回来的基带信号。
+
+**模拟信号路径**：RF 回波信号经外部混频器下变频为基带 → 巴伦差分转换 → ADC 采样（FPGA 平台 8 位 @4 GSPS，ASIC 平台 8 位 @6 GSPS）。
+
+DAQ 模块需要编程五类数据：
+
+1. **控制器指令 (MCU_INS)**：DAQ 内部 MCU 的执行指令流，位于地址空间 `0x200000`
+2. **控制器数据 (MCU_DAT)**：MCU 需要引用的初始数据，位于地址空间 `0x300000`
+3. **控制寄存器 (DAQ_REG)**：配置 DAQ 工作模式与参数，位于地址空间 `0x400000`
+4. **读出参数与滤波器权重 (DAQ_PAR + DAQ_FLT)**：解模参数、匹配滤波器系数，位于地址空间 `0x500000` 和 `0x580000`
+5. **模拟配置 (SYS_ANA)**：ADC 参考电压选择
+
+数据处理流程：
+
+1. ADC 采集原始波形数据
+2. 数字解模：原始波形与匹配滤波器进行相关运算，得到 I/Q 复数数据
+3. 态判定：根据 I/Q 数据判定量子态（0 态/1 态/2 态/未定义）
+4. 态统计：对多次测量的态结果进行计数统计
+5. 结果输出：通过 `RSLT_PUSH` LVDS 接口发送数据
+
+DAQ 支持多种数据采集模式：
+
+| 模式 | 输出数据量 | 适用场景 |
+|:-|:-|:-|
+| 原始波形 | 最大 | 调试、原始数据分析 |
+| IQ 数据 | 中等 (64 bit × N) | 解模结果分析 |
+| 态数据 | 小 (2 bit × N) | 高速态读出 |
+| 态统计 | 最小 | 多次测量统计 |
+
+软复位功能：通过写 DAQ_REG 中的软复位寄存器复位 DAQ 状态机。
+
+## 接口控制协议
+
+### SPI 配置协议
+
+读出芯片通过 SPI 来配置内部寄存器和内存，SPI 采用四线模式。时钟极性 CPOL = 1，即时钟在空闲时处于高电平状态；时钟相位 CPHA = 1，即在第一个时钟沿输出数据，第二个时钟沿采样数据。SPI 的通信数据格式采用自定义协议，支持流模式发送接收。
+
+
+
+**SPI 帧格式：**
+
+| 字段 | RW | ADDR | CHIP_ID | RSV | DATA |
+|:-:|:-:|:-:|:-:|:-:|:-:|
+| 位宽 | 1 | 25 | 5 | 1 | 32 × N |
+| 含义 | 0: 读, 1: 写 | 32 MB 寻址空间 | 总线片选 | 保留位 | 数据 |
+
+
+协议首先发送 1 比特读写标识位，然后发送 25 比特地址位，接着再发送 5 比特的芯片选择信号，最后再发送/接收数据。数据发送/接收以 32 比特为单位，以流模式发送，支持发送/接收 N × 32 位的数据，直到主控端将 CSN 拉低后结束通信（N ≥ 1）。流模式要求从设备在完成 32 比特数据接收/发送后自动对地址进行 4 字节递增。
+
+
+### LVDS 通信协议
+
+从读出芯片到多功能母卡的数据推送接口 `rslt_push_[p,n]`、反馈上报接口 `glb_tx_[p,n]` 和从多功能母板到读出芯片的反馈下发接口 `glb_rx_[p,n]` 采用定制的 LVDS 通信协议。
+
+**帧格式：**
+
+```
+ +---------------------------------------+
+ | LVDS DATA FRAME |
+ +------+-------------------+------------+
+ | 4 | 16/32/64/128 | 8 |
+ +------+-------------------+------------+
+ | HEAD | Payload | CRC8 |
+ +------+-------------------+------------+
+ MSB LSB
+```
+
+帧头包含 4 比特数据，其中最高位比特用于指示是否启动数据传输，次高位置 0 保留，最低两位用于指示本次传输的数据量（0: 16 比特，1: 32 比特，2: 64 比特，3: 128 比特）。载荷后面附带 8 比特 CRC 校验码，校验多项式为：
+
+$$x^8 + x^2 + x + 1$$
+
+
+
+**同步机制**：接收端在接收数据之前必须先和发送端同步。发送端通过发送同步码来同步接收端，当完成设定数量的同步码发送完毕后发送一个结束码结束同步过程。同步码为字符串 "hfnl" 对应的 32 比特数据，结束码为 "exit" 对应的 32 比特数据。
+
+接收端在启动时被初始化到未同步状态，此时必须接收到足够次数的同步码之后才能进入确认状态，直到接收到结束码之后发送端和接收端同时进入就绪状态。接收端后续如果在接收数据过程中发现 CRC8 校验码出错，会再次进入未同步状态。
+
+**空闲状态**：当处于空闲状态不用传输数据时，发送端将 LVDS 信号电平拉高。当传输数据时，发送端将 LVDS 电平拉低两个数据周期启动数据发送。
diff --git a/chapters/07_applications.md b/chapters/07_applications.md
new file mode 100644
index 0000000..2d47f66
--- /dev/null
+++ b/chapters/07_applications.md
@@ -0,0 +1,161 @@
+# 应用注意
+
+## 模拟接口
+
+### DAC 输出接口
+
+DAC 输出 0–12 GHz 信号，内部为 50 Ω 电阻网络，外部差分 270 nH 电感到地，然后经巴伦差分转单端，注意传输线阻抗匹配。
+
+DAC 支持三种输出模式：
+
+* **NRZ 直出模式**：基带波形直接输出，输出频率范围 DC–3 GHz。适用于直接产生多音基带信号。
+* **混频模式 (MIX)**：基带波形与 NCO 混频后输出，输出频率范围 0.3–2.4 GHz。通过 NCO 频率控制可实现精确的频点定位。
+* **半带混频模式 (MIX-HB)**：在混频模式基础上启用半带插值滤波器，提升输出信号质量，适用于高频输出场景。
+
+各模式输出频谱参考见 [DAC 特性](#dac-特性)。
+
+### ADC 输入接口
+
+ADC 采用差分模拟输入，包含两组独立输入通道（ADC_VINP1/ADC_VINN1, ADC_VINP2/ADC_VINN2），支持最高 6 GSPS 采样率。
+
+* 满量程输入范围：差分 0.7 Vpp
+* 输入共模电压：0.5 V
+* 输入阻抗（差分）：100 Ω
+* 输入带宽 (−3 dB)：3 GHz
+
+ADC 支持内部和外部两种基准电压模式，通过 ADC_REF_SENSE 端口选择：
+
+* 1.8 V 电平：选择内部带隙基准
+* 0.52 V 电平：选择外部参考源（需提供 ADC_VR850 和 ADC_VR350）
+
+ADC 采集波形示例参考见 [ADC 特性](#adc-特性)。
+
+### 时钟输入接口
+
+参考时钟通过差分端口 CLK_REF_P/CLK_REF_N 输入，支持 AC 耦合。参考时钟频率范围 50–250 MHz，典型输入为 100 MHz 或 125 MHz 低相噪时钟源。时钟信号经内部 PLL 倍频，产生 DAC 更新时钟（6–12 GHz）、ADC 采样时钟（3–6 GHz）和数字主时钟（250–500 MHz）。
+
+PLL 及 NCO 频率特性参考见 [时钟与 NCO 特性](#时钟与-nco-特性)。
+
+### 环路滤波器
+
+使用内部 PLL 时，需要外接环路滤波器。
+
+PLL 锁相环电荷泵输出电压通过 CP_OUT 端口输出至 VCTRL 端口，外接二阶环路滤波器。PLL_VREF520 端口需提供外部 520 mV 参考电压用于 PLL 内部偏置。BIAS_CAP 端口需外接 100 nF 去耦电容，RES_2K 端口需外接 2 kΩ 电阻到地。PORT_BIAS_TB 端口需外接 10 μF × 1、1 μF × 1、0.1 μF × 3 滤波电容到地。
+
+
+环路滤波器推荐参数（电荷泵电流、环路带宽、阻容值等）待补充。
+
+
+### 基准电压输入
+
+此端口的外接电阻决定了基准电流源的大小。其中，ADC_VBIAS_IREF_RES 端口要求外接电阻 5.2 kΩ 到地，并联 10 μF 去耦电容。DAC_VBIAS_IREF_RES 端口要求外接电阻 5.2 kΩ 到地，并联 10 μF 去耦电容。
+
+各基准电压端口要求如下：
+
+| 端口 | 电压/配置 | 说明 |
+|:-|:-|:-|
+| ADC_VR850 | 850 mV | ADC 外部参考电压，需去耦 |
+| ADC_VR350 | 350 mV | ADC 外部参考电压，需去耦 |
+| ADC_REF_SENSE | 1.8V / 0.52V | ADC 带隙基准内外选择 |
+| PLL_VREF520 | 520 mV | PLL 外部参考电压，需去耦 |
+| VREF500IN | 500 mV | DAC 外部参考电压，需去耦 |
+| DAC_VBIAS_IREF_RES | 外接 5.2 kΩ + 10 μF | DAC 偏置电流基准 |
+| ADC_VBIAS_IREF_RES | 外接 5.2 kΩ + 10 μF | ADC 偏置电流基准 |
+| BIAS_CAP | 外接 100 nF | PLL 偏置去耦 |
+| RES_2K | 外接 2 kΩ | PLL 外接电阻 |
+| PORT_BIAS_TB | 外接 10 μF + 1 μF + 0.1 μF × 3 | PLL 滤波电容 |
+| PLL_CP_OUT | 电荷泵输出 | 连接至外部环路滤波器后接入 VCTRL |
+
+## 启动顺序
+
+为了确保芯片正常工作，需要满足以下启动顺序要求：
+
+1. 内核供电上电
+2. IO 供电上电
+3. 时钟配置完毕
+4. 芯片复位
+
+## 配置流程
+
+读出芯片在上电后应该校准，校准过程用于完成片上 ADC、DAC、PLL 以及系统同步。校准过程参考附录 [运维操作手册](#运维操作手册)。
+
+在实验中读出芯片的操作遵循**数据配置**、**实验运行**和**数据采集**三个阶段。
+
+### 数据配置阶段
+
+* **RO 通道配置**：外部硬件通过 SPI 接口对读出芯片的寄存器（包括输出模式，例如直发模式、NCO Only 模式、调制模型）、波形查找表、波形仓库、输出 MCU 控制程序及数据进行配置。
+* **RI 通道配置**：外部硬件通过 SPI 接口对读出芯片的寄存器（包括采集模式，例如波形模式、解模模式、态结果模式等）、读出参数、匹配滤波器权重、采集控制程序及数据进行配置。
+* **Pump 通道配置**：主要配置 Pump 通道输出的使能信号宽度和相对码字触发的延迟。
+
+
+若芯片出现异常，在实验配置前应该通过写寄存器来软复位芯片的状态机和寄存器默认值。数据配置用例参考附录 [历史无关配置集](#历史无关配置集)。
+
+
+### 实验运行阶段
+
+读出芯片的运行通过同步触发信号来启动，从而确保多个芯片间具有确定的时序关系。此外考虑到不同类型通信固有延迟不同，同步信号在芯片内部首先经过同步延迟模块，同步延迟模块能够为 DAQ 和 AWG 分别延迟不同的时间，从而确保读出芯片的 DAQ 和 AWG 模块能够协同运行。
+
+同步信号到达 DAQ 和 AWG 模块后，DAQ 和 AWG 模块内部的 MCU 分别启动运行，MCU 从 0 地址加载指令运行，其按照每三个时钟一个指令的速度执行，MCU 根据编程指令修改控制寄存器与发出控制码字：
+
+* 对于 AWG，控制码字驱动波形输出和 Pump 使能输出。
+* 对于 DAQ，控制码字驱动数据采集和反馈上报/下发。
+
+MCU 运行到退出指令后，退出运行并进入空闲状态。
+
+### 实验数据采集阶段
+
+实验数据采集与 MCU 运行是同时启动的。如果采集数据量较大，存在 MCU 运行结束但是数据还没采集完成的情况，此时数据继续写入到缓存区，主动数据上报模块继续从缓存中拿取数据并通过数据上报接口推送出去。当缓存中数据推送完毕后结束实验，此时可以通过检测推送数据量与目标数据量是否相等，控制发出读请求信号来指示实验是否完毕。
+
+若不能提前确定采集的数据量，则只能在 MCU 运行结束后通过等待一定的时间，通过检测是否有数据返回来判断实验是否完成。
+
+在为读出芯片设置好采集数据请求阈值后，当采集到的数据大于等于阈值便会触发一次读数据请求。由于读出芯片通过 LVDS 接口回传数据，持续进行实验时，为了避免缓存写满，需要确保数据产生速率和数据回传速率匹配。以获取解模 IQ 数据为例：
+
+设 *T* 为数据产生时间间隔，*N* 为每次读取的 Qubit 数量，*F* 为 LVDS 的有效速率，触发间隔时间需要满足以下公式：
+
+$$T > \frac{64 \times N}{F}$$
+
+## 异常处理
+
+读出芯片内部集成了中断管理和异常检测机制，通过 INT_STATUS 和 INT_MASK 寄存器进行管理。INT_STATUS 寄存器是 INT_MASK 与对应实际输入状态按位相与再与 INT_STATUS 本身按位或运算的结果，需要通过命令清零。
+
+### 中断源
+
+芯片支持以下中断/异常源：
+
+| 中断源 | 触发条件 | 说明 |
+|:-|:-|:-|
+| EXIT_IR | MCU 执行退出指令 | MCU 程序正常退出时触发，表明任务执行完毕 |
+| FORCE_AWG | 外部强制 AWG 请求 | 外部控制器通过写寄存器强制 AWG 模块进入特定状态 |
+| FORCE_DAQ | 外部强制 DAQ 请求 | 外部控制器通过写寄存器强制 DAQ 模块进入特定状态 |
+| ILLEGAL_ONE | 非法指令（数据为全 1） | MCU 执行到全 1 指令字 (0xFFFFFFFF) 时触发，表明指令内存异常 |
+| ILLEGAL_ZERO | 非法指令（数据为全 0） | MCU 执行到全 0 指令字时触发，常见于未编程的指令空间 |
+| UNALIGN_SW | 短字非对齐访问 | 16 位数据访问地址未对齐时触发 |
+| UNALIGN_LW | 长字非对齐访问 | 32 位数据访问地址未对齐时触发 |
+| LINK_DOWN | LVDS 链路断开 | LVDS 数据接收链路同步丢失时触发，接收端重新进入未同步状态 |
+
+### 中断处理流程
+
+异常发生时，建议按以下流程处理：
+
+1. **读取 INT_STATUS 寄存器**，确认中断源
+2. **记录异常信息**（中断类型、发生时间、当前运行状态）
+3. **根据中断类型采取对应措施**：
+ - EXIT_IR：正常退出，无需处理，可启动下一轮实验
+ - ILLEGAL_ONE / ILLEGAL_ZERO：检查 MCU 程序是否正确写入指令内存，必要时重新下载程序并软复位 MCU
+ - UNALIGN_SW / UNALIGN_LW：检查 MCU 程序中的内存访问指令，确保 load/store 指令地址对齐
+ - LINK_DOWN：检查 LVDS 物理连接和信号完整性，重新执行 LVDS 同步流程
+ - FORCE_AWG / FORCE_DAQ：根据外部控制器逻辑处理
+4. **写 INT_STATUS 寄存器清零中断标志位**
+5. **若需恢复运行**：通过软复位（写 SYNC_SOFT 寄存器）复位 MCU 状态机，重新配置后启动
+
+### 异常预防
+
+* MCU 程序写入后应通过回读比对验证写入正确性
+* LVDS 数据传输前确保收发双方已完成同步
+* 避免在实验运行期间访问运维寄存器
+* 建议启用 INT_MASK 中需要关注的中断源，屏蔽不需要的中断源以简化处理逻辑
+* MCU 程序末尾务必包含退出指令 (`exit x0, x0, 0`)，避免 MCU 从非法内存区域取指
+
+### 典型异常波形
+
+异常波形截图参考见 [中断与异常处理](#中断与异常处理)。
diff --git a/chapters/08_register_map.md b/chapters/08_register_map.md
new file mode 100644
index 0000000..88208fe
--- /dev/null
+++ b/chapters/08_register_map.md
@@ -0,0 +1,65 @@
+# 寄存器定义
+
+## 寄存器摘要
+
+读出芯片偏移地址空间分配如下所示，用户可以通过读写相应地址来控制读出芯片功能和访问芯片状态。读出芯片地址空间包含系统配置状态、模拟配置状态、DAQ 配置状态、AWG 配置状态以及 PLL 配置状态五个部分。
+
+@import "data/seg_define.csv"
+
+
+
+**注 1：** DAQ 和 AWG 各自包含一个 MCU 模块，MCU 模块仅能够访问模块内部的控制器指令、控制器数据和寄存器配置，访问基地址分别重新映射到了 `0x000000`、`0x100000` 和 `0x200000`。
+
+**注 2：** MCU 仅能够显示访问控制器数据和对应寄存器配置数据。对于控制器指令空间，控制器自动读取指令并运行，无法显式访问和修改数据。
+
+**注 3：** 匹配滤波器参数和匹配滤波器权重分别对应 FPGA 和 ASIC 平台。FPGA 平台受限于计算资源有限，采用系数直接存储的方案，需要额外配置 `0x580000` 地址数据，此时 `0x500000` 地址中仅包络参数有效。
+
+**注 4：** 系统状态配置、模拟配置状态、PLL 配置状态属于运维寄存器，实验时禁止修改。实验只需要修改 DAQ 配置状态和 AWG 配置状态。
+
+
+
+## 操作码字定义
+
+### 激励输出控制码字
+
+AWG MCU 发出的控制码字格式（13 位）：
+
+| Bit | 字段名 | 说明 |
+|:-:|:-|:-|
+| [12] | PULSE_ONLY | 仅脉冲输出模式。置 1 时仅输出 Pump 脉冲，不输出波形 |
+| [11] | PARAMETER_SEL | 参数选择。0: 使用默认参数；1: 使用码字携带的参数 |
+| [10] | NCO_CLR_EN | NCO 相位清零使能。置 1 时清零 NCO 相位累加器 |
+| [9] | MARK_EN | 标记输出使能。置 1 时在当前波形段输出期间使能标记信号 |
+| [8] | PUMP_EN | Pump 使能。置 1 时触发 Pump 脉冲输出 |
+| [7:0] | WAVE_ID | 波形段 ID。通过波形映射表查找对应的波形段起始地址和长度 |
+
+### 采集处理控制码字
+
+DAQ MCU 发出的控制码字格式（32 位）：
+
+| Bit | 字段名 | 说明 |
+|:-:|:-|:-|
+| [31:16] | QUBIT_EN | 16 量子比特使能。每比特对应一个量子比特，1 表示使能对应通道 |
+| [15] | COUNT_SAVE_EN | 计数统计保存使能 |
+| [14] | STATE_SAVE_EN | 态结果保存使能 |
+| [13] | IQ_SAVE_EN | IQ 数据保存使能 |
+| [12] | WAVE_SAVE_EN | 原始波形保存使能 |
+| [11] | MTF_IDX_SEL | 匹配滤波器索引选择 |
+| [10] | DDS_FPW_SEL | DDS 频率/相位字选择 |
+| [9] | STATE_CLR_VAL | 态统计清零值 |
+| [8] | DEMOD_CLR_VAL | 解模累加器清零值 |
+| [7] | GLB_FB_VAL | 全局反馈值（下发到外部芯片） |
+| [6] | LOC_FB_VAL | 局部反馈值（片上反馈控制） |
+| [5] | STATE_STS_VAL | 态统计状态值 |
+| [4] | DEMOD_SUM_VAL | 解模求和值 |
+| [3:0] | PARA_ID | 读出参数 ID。指向 DAQ_PAR 中的参数组 |
+
+
+对于多比特解模，DAQ 按每个量子比特通道执行解模运算，运算顺序为 Qubit 0 → Qubit 15。数据存储顺序与解模顺序一致。态判定在解模完成后进行，态统计在态判定完成后进行。
+
+
+## 寄存器/存储详细定义
+
+读出芯片的详细寄存器/存储定义参考 [读出芯片 IDS 表](../script/读出子系统IDS表.xls)。相应的驱动软件配置文件参考 [读出芯片 IDS 表 JSON](../data/ids.json)。
+
+@import "data/ids.json"
diff --git a/chapters/09_package_dimensions.md b/chapters/09_package_dimensions.md
new file mode 100644
index 0000000..c697fdf
--- /dev/null
+++ b/chapters/09_package_dimensions.md
@@ -0,0 +1,13 @@
+# 芯片尺寸
+
+
+
+## 封装参数
+
+| 参数 | 值 |
+|:-|:-|
+| 焊球中心间距 | 1 mm |
+| 焊球大小 | 0.5 mm |
+| 焊球数量 | 13 × 13 = 169 个 |
+| 基板大小 | 1.4 cm × 1.4 cm |
+| 封装类型 | CSP-BGA |
diff --git a/chapters/appendix/calibration.md b/chapters/appendix/calibration.md
new file mode 100644
index 0000000..861ef53
--- /dev/null
+++ b/chapters/appendix/calibration.md
@@ -0,0 +1,29 @@
+# 附录 A：运维操作手册
+
+本章节概述了读出芯片的运维校准流程。完整内容参见 [读出子系统运维操作手册](../../readout_operate/读出子系统运维操作手册.md)。
+
+## 校准流程概要
+
+读出芯片在上电后需要执行以下校准步骤：
+
+1. **通道延迟校准**：校准各通道的模拟和数字延迟，确保多通道间时序对齐
+2. **输出同步校准**：校准 AWG 输出通道的同步精度
+3. **采集同步校准**：校准 ADC 采样时钟与 DAQ 触发之间的同步
+4. **PLL 锁定确认**：验证 PLL 输出频率锁定在目标范围内
+
+## 硬件安装注意事项
+
+* 确认所有供电轨上电顺序正确（内核供电 → IO 供电 → 时钟 → 复位）
+* 检查 SPI 和 LVDS 线缆连接
+* 确认散热条件满足要求
+
+## 故障诊断
+
+常见故障及排查方向：
+
+| 故障现象 | 可能原因 | 排查步骤 |
+|:-|:-|:-|
+| SPI 无法通信 | CSN/SCLK 时序异常、CHIP_ID 配置错误 | 检查 SPI 四线连接、上拉电阻、CHIP_ID 跳线 |
+| LVDS 无法同步 | 同步码发送不足、信号质量差 | 检查差分线缆、增加同步码发送次数 |
+| DAC 无输出 | PLL 未锁定、DAC 配置未完成 | 检查参考时钟、确认 PLL 锁定指示灯、回读 DAC 配置 |
+| ADC 采集异常 | 参考电压配置错误、输入信号超量程 | 检查 ADC_REF_SENSE 电平、确认输入信号幅度 |
diff --git a/chapters/appendix/config_examples.md b/chapters/appendix/config_examples.md
new file mode 100644
index 0000000..c7f4d48
--- /dev/null
+++ b/chapters/appendix/config_examples.md
@@ -0,0 +1,71 @@
+# 附录 B：历史无关配置集
+
+本章节概述了读出芯片的常用寄存器配置用例。完整内容参见 [读出子系统历史无关配置集](../../readout_config_set/读出子系统历史无关配置集.md)。
+
+## 激励通道配置
+
+### 直接波形输出
+
+配置 AWG 以 NRZ 直出模式输出基带波形：
+
+1. 写波形数据到 AWG_WVE 地址空间
+2. 配置波形映射表 (AWG_IDX)
+3. 编程 MCU 指令 (MCU_INS)，在码字中设置 WAVE_ID
+4. 设置控制寄存器 (AWG_REG) 选择 NRZ 直出模式
+5. 触发同步信号启动
+
+### 调制波形输出
+
+配置 AWG 以 MIX 模式输出调制波形：
+
+1. 同上写入波形数据和映射表
+2. 配置 NCO 频率控制字
+3. 设置控制寄存器选择 MIX 模式
+4. 编程 MCU 指令，触发波形输出
+
+## 采集通道配置
+
+### 波形采集模式
+
+采集 ADC 原始波形数据：
+- 设置 DAQ_REG 为波形采集模式
+- 配置采集触发参数
+- MCU 码字中使能 WAVE_SAVE_EN
+
+### IQ 数据采集模式
+
+解模获取 IQ 复数数据：
+- 配置解模参数 (DAQ_PAR)
+- 写入匹配滤波器系数 (DAQ_FLT)
+- MCU 码字中使能 IQ_SAVE_EN
+- 选择对应的 PARA_ID
+
+### 态数据采集模式
+
+获取量子态判定结果：
+- 完成 IQ 解模配置
+- 配置态判定阈值
+- MCU 码字中使能 STATE_SAVE_EN
+
+## Pump 通道配置
+
+* **单次脉冲输出**：MCU 码字中 PUMP_EN = 1，配置脉宽参数
+* **连续脉冲输出**：MCU 程序循环发出 PUMP_EN 码字
+
+## 功能项汇总
+
+| 通道 | 配置项 | 说明 |
+|:-|:-|:-|
+| 激励 | 直接波形输出 | NRZ 直出基带波形 |
+| 激励 | 调制波形输出 | MIX 模式混频输出 |
+| 采集 | 波形采集 | 原始 ADC 数据 |
+| 采集 | IQ 采集 | 解模 IQ 数据 |
+| 采集 | 态采集 | 态判定结果 |
+| 采集 | 计数采集 | 态统计计数 |
+| 采集 | 态反馈 | 读出态反馈控制 |
+| Pump | 单次输出 | 单次 Pump 使能 |
+| Pump | 连续输出 | 连续 Pump 使能 |
+
+
+以上配置用例均为"历史无关"配置，即无论芯片之前处于何种状态，按照用例流程配置后均可保证功能正确。这一特性对于自动化测试和批量实验至关重要。
+
diff --git a/ids/读出子系统IDS表.json b/data/ids.json
similarity index 100%
rename from ids/读出子系统IDS表.json
rename to data/ids.json
diff --git a/pin_loc.csv b/data/pin_loc.csv
similarity index 100%
rename from pin_loc.csv
rename to data/pin_loc.csv
diff --git a/pin_name.csv b/data/pin_name.csv
similarity index 100%
rename from pin_name.csv
rename to data/pin_name.csv
diff --git a/seg_define.csv b/data/seg_define.csv
similarity index 100%
rename from seg_define.csv
rename to data/seg_define.csv
diff --git a/doc_builder/themes/datasheet.css b/doc_builder/themes/datasheet.css
new file mode 100644
index 0000000..d81a6f3
--- /dev/null
+++ b/doc_builder/themes/datasheet.css
@@ -0,0 +1,291 @@
+/* ============================================================
+ Datasheet Theme — 芯片数据手册风格
+ ============================================================ */
+
+:root {
+ --bg: #fff;
+ --text: #1a1a1a;
+ --text-muted: #555;
+ --heading: #000;
+ --accent: #003d7c;
+ --accent-light: #e8f0f8;
+ --th-bg: #e9ecf0;
+ --th-border: #c0c4c8;
+ --stripe: #f7f8f9;
+ --cover-bg: #003d7c;
+ --cover-text: #fff;
+ --link: #005da0;
+ --note-bg: #f5f7fa;
+ --note-border: #003d7c;
+
+ --font-body: "Noto Serif CJK SC", "Source Han Serif SC", "SimSun", Georgia, serif;
+ --font-heading: "Noto Sans CJK SC", "Source Han Sans SC", "Microsoft YaHei", "PingFang SC", sans-serif;
+ --font-mono: "Cascadia Code", "Fira Code", Consolas, monospace;
+ --size: 14px;
+ --line: 1.7;
+}
+
+*, *::before, *::after { box-sizing: border-box; margin: 0; padding: 0; }
+
+html { font-size: var(--size); }
+
+body {
+ font-family: var(--font-body);
+ font-size: 1rem;
+ line-height: var(--line);
+ color: var(--text);
+ background: var(--bg);
+ max-width: 900px;
+ margin: 0 auto;
+ padding: 2em 2.5em;
+}
+
+/* ---------- Cover ---------- */
+.cover-page {
+ background: linear-gradient(160deg, var(--cover-bg) 0%, #002244 100%);
+ color: var(--cover-text);
+ text-align: center;
+ padding: 80px 40px;
+ margin: -2em -2.5em 3em -2.5em;
+ border-radius: 0 0 8px 8px;
+ display: flex;
+ flex-direction: column;
+ justify-content: center;
+ align-items: center;
+ min-height: 95vh;
+}
+.cover-page .product-family {
+ font-family: var(--font-heading);
+ font-size: 0.9rem;
+ letter-spacing: 0.3em;
+ text-transform: uppercase;
+ opacity: 0.7;
+ margin-bottom: 40px;
+}
+.cover-page h1 {
+ font-family: var(--font-heading);
+ font-size: 2.4rem;
+ font-weight: 700;
+ line-height: 1.35;
+ margin-bottom: 20px;
+ color: var(--cover-text);
+ border: none;
+ padding: 0;
+}
+.cover-page .subtitle {
+ font-family: var(--font-heading);
+ font-size: 1.1rem;
+ font-weight: 300;
+ opacity: 0.8;
+ margin-bottom: 48px;
+}
+.cover-page .feature-list {
+ list-style: none;
+ display: flex;
+ flex-direction: column;
+ align-items: center;
+ gap: 10px;
+ margin: 0 auto 48px;
+ padding: 0;
+}
+.cover-page .feature-list li {
+ font-family: var(--font-heading);
+ font-size: 0.95rem;
+ padding: 6px 24px;
+ border: 1px solid rgba(255,255,255,0.2);
+ border-radius: 4px;
+ width: 280px;
+}
+.cover-page .cover-meta {
+ margin-top: auto;
+ font-size: 0.85rem;
+ opacity: 0.55;
+ padding-top: 40px;
+}
+.cover-page .cover-meta p { text-align: center; margin: 4px 0; }
+
+/* ---------- Headings ---------- */
+h1 {
+ font-family: var(--font-heading);
+ font-size: 1.5rem;
+ font-weight: 700;
+ color: var(--heading);
+ margin: 2em 0 0.8em;
+ padding-bottom: 6px;
+ border-bottom: 2px solid var(--accent);
+}
+h2 {
+ font-family: var(--font-heading);
+ font-size: 1.25rem;
+ font-weight: 700;
+ color: var(--accent);
+ margin: 1.5em 0 0.6em;
+ padding-bottom: 4px;
+ border-bottom: 1px solid var(--th-border);
+}
+h3 {
+ font-family: var(--font-heading);
+ font-size: 1.1rem;
+ font-weight: 600;
+ color: var(--heading);
+ margin: 1.2em 0 0.5em;
+}
+h4 {
+ font-family: var(--font-heading);
+ font-size: 1rem;
+ font-weight: 600;
+ color: var(--text);
+ margin: 1em 0 0.4em;
+}
+
+/* ---------- Body ---------- */
+p { margin: 0.6em 0; text-align: justify; }
+ul, ol { margin: 0.6em 0; padding-left: 2em; }
+li { margin: 2px 0; }
+a { color: var(--link); text-decoration: none; }
+a:hover { text-decoration: underline; }
+
+/* ---------- Tables ---------- */
+table {
+ width: 100%;
+ border-collapse: collapse;
+ margin: 1em 0;
+ font-size: 0.92rem;
+}
+thead th {
+ background-color: var(--th-bg);
+ font-family: var(--font-heading);
+ font-weight: 600;
+ font-size: 0.88rem;
+ text-align: left;
+ padding: 6px 10px;
+ border: 1px solid var(--th-border);
+ border-bottom: 2px solid var(--accent);
+ white-space: nowrap;
+}
+tbody td {
+ padding: 5px 10px;
+ border: 1px solid var(--th-border);
+ vertical-align: top;
+}
+tbody tr:nth-child(even) { background-color: var(--stripe); }
+table.compact { font-size: 0.82rem; }
+table.compact thead th { font-size: 0.8rem; padding: 3px 7px; }
+table.compact tbody td { padding: 3px 7px; }
+td.addr, td.bits, td.reset-val { font-family: var(--font-mono); font-size: 0.85em; white-space: nowrap; }
+td.bits { text-align: center; }
+
+/* Permissions */
+.perm-rw { color: #1a7a1a; font-weight: 600; }
+.perm-ro { color: #b8860b; font-weight: 600; }
+.perm-wc { color: #8b0000; font-weight: 600; }
+
+/* ---------- Code ---------- */
+code {
+ font-family: var(--font-mono);
+ font-size: 0.9em;
+ background: var(--note-bg);
+ padding: 1px 5px;
+ border-radius: 2px;
+ border: 1px solid var(--th-border);
+}
+pre {
+ font-family: var(--font-mono);
+ font-size: 0.82rem;
+ background: var(--note-bg);
+ border: 1px solid var(--th-border);
+ border-left: 3px solid var(--accent);
+ padding: 12px;
+ margin: 1em 0;
+ overflow-x: auto;
+ line-height: 1.5;
+}
+pre code { background: none; padding: 0; border: none; font-size: inherit; }
+
+/* ---------- Figures ---------- */
+figure { margin: 1.5em auto; text-align: center; max-width: 100%; }
+figure img { max-width: 100%; height: auto; }
+figure figcaption {
+ font-family: var(--font-heading);
+ font-size: 0.88rem;
+ color: var(--text-muted);
+ margin-top: 6px;
+}
+p img { max-width: 100%; height: auto; display: block; margin: 1em auto; }
+
+/* ---------- Blockquote / Notes ---------- */
+blockquote {
+ margin: 1em 0;
+ padding: 10px 16px;
+ border-left: 4px solid var(--note-border);
+ background: var(--note-bg);
+ font-size: 0.92rem;
+}
+
+/* ---------- TOC ---------- */
+.toc { margin-bottom: 2em; }
+.toc h2 { font-size: 1.4rem; border-bottom: 2px solid var(--accent); }
+.toc-list { list-style: none; padding: 0; }
+.toc-list li {
+ padding: 4px 0;
+ border-bottom: 1px dotted var(--th-border);
+ display: flex;
+ justify-content: space-between;
+}
+.toc-list li a { flex: 1; }
+
+/* ---------- Sidebar (screen only) ---------- */
+@media screen and (min-width: 1200px) {
+ body { padding-left: 260px; max-width: 1100px; }
+ .screen-toc {
+ position: fixed;
+ left: max(0px, calc((100vw - 1100px) / 2 - 240px));
+ top: 0;
+ width: 220px;
+ height: 100vh;
+ overflow-y: auto;
+ background: var(--note-bg);
+ border-right: 1px solid var(--th-border);
+ padding: 16px 12px;
+ font-size: 0.78rem;
+ z-index: 100;
+ }
+ .cover-page { margin-left: calc(-2em - 260px + 2.5em); }
+}
+
+@media screen and (max-width: 1199px) {
+ .screen-toc { display: none; }
+}
+
+.screen-toc ul { list-style: none; padding: 0; }
+.screen-toc li { margin: 3px 0; line-height: 1.4; }
+.screen-toc a { color: var(--text); display: block; padding: 2px 5px; border-radius: 2px; }
+.screen-toc a:hover { background: var(--accent-light); text-decoration: none; }
+
+/* ---------- Register summary ---------- */
+.reg-summary { font-size: 0.9rem; }
+.reg-summary strong { margin-right: 4px; }
+.reg-summary code { margin-right: 12px; }
+
+/* ---------- Warning ---------- */
+.warning {
+ background: #fff3cd;
+ border: 1px solid #ffc107;
+ padding: 10px;
+ margin: 10px 0;
+ border-radius: 3px;
+}
+
+/* ---------- Utility ---------- */
+.text-center { text-align: center; }
+.text-mono { font-family: var(--font-mono); }
+.page-break { margin: 2em 0; }
+
+/* ---------- Auto-numbering ---------- */
+body.auto-numbering { counter-reset: section; }
+body.auto-numbering h1 { counter-increment: section; counter-reset: subsection; }
+body.auto-numbering h1::before { content: counter(section) ". "; }
+body.auto-numbering h2 { counter-increment: subsection; counter-reset: subsubsection; }
+body.auto-numbering h2::before { content: counter(section) "." counter(subsection) " "; }
+body.auto-numbering h3 { counter-increment: subsubsection; }
+body.auto-numbering h3::before { content: counter(section) "." counter(subsection) "." counter(subsubsection) " "; }
diff --git a/project.yaml b/project.yaml
new file mode 100644
index 0000000..0d5cd1b
--- /dev/null
+++ b/project.yaml
@@ -0,0 +1,30 @@
+title: RBPU16 读出基带处理芯片
+subtitle: 数据手册
+author: 郭成
+theme: datasheet
+
+features:
+ - DAC 12 GSPS
+ - ADC 6 GSPS
+ - 16 Qubit 并行读出
+ - AWG 任意波形发生器
+ - DAQ 数据采集
+ - 片上 PLL
+ - LVDS 高速接口
+ - SPI 配置接口
+
+chapters:
+ - 00_cover.md
+ - 01_specifications.md
+ - 02_absolute_maximum.md
+ - 03_pin_description.md
+ - 04_typical_performance.md
+ - 05_terminology.md
+ - 06_theory_of_operation.md
+ - 07_applications.md
+ - 08_register_map.md
+ - 09_package_dimensions.md
+
+appendix:
+ - calibration.md
+ - config_examples.md
diff --git a/readme.md b/readme.md
index deef3ed..e61f205 100644
--- a/readme.md
+++ b/readme.md
@@ -1,2 +1,64 @@
-# 读出基带处理芯片数据手册
-本项目为读出基带处理芯片的数据手册，本文档可以帮助相关工程师开展芯片性能评估、芯片硬件设计、芯片驱动开发以及芯片使用等工作。
+# RBPU16 读出基带处理芯片 · 数据手册
+
+RBPU16 是一款用于超导量子比特态信息读出的 SoC 芯片，最大支持 16 个量子比特并行读出，内部集成 PLL、ADC、DAC、DSP 等模块。
+
+本手册帮助相关工程师开展芯片性能评估、硬件设计、驱动开发及芯片使用。
+
+## 项目结构
+
+```
+├── build.ipynb # 构建入口：VS Code 打开 → Run All → 生成报告
+├── project.yaml # 项目配置（标题、章节列表、作者）
+├── chapters/ # 章节源文件（Markdown，纯文本管理）
+│ ├── 00_cover.md
+│ ├── 01_specifications.md
+│ ├── ...
+│ └── appendix/
+├── data/ # 结构化数据
+│ ├── pin_name.csv # 管脚定义（用户直接编辑）
+│ ├── pin_loc.csv # 管脚 BGA 位置网格
+│ ├── seg_define.csv # 寄存器地址段定义
+│ └── ids.json # 寄存器详细定义（由 XLS 生成，供脚本读取）
+├── assets/ # 图片（PNG/JPG）
+├── doc_builder/ # 构建工具
+│ └── themes/
+│ └── datasheet.css
+└── output/ # 构建产物（gitignore）
+ └── RBPU16_数据手册.html # 自包含单文件，可直接发送
+```
+
+## 快速开始
+
+### 生成报告
+
+1. VS Code 打开 `build.ipynb`
+2. 点击 **Run All**
+3. 报告生成到 `output/` 目录
+
+> 依赖 `markdown` 库，首次运行会自动安装。
+
+### 编辑内容
+
+| 修改什么 | 编辑哪个文件 | 如何重新生成 |
+|---------|------------|------------|
+| 正文内容 | `chapters/*.md` | Run All |
+| 管脚定义 | `data/pin_name.csv` | Run All |
+| 地址段 | `data/seg_define.csv` | Run All |
+| 寄存器定义 | `script/读出子系统IDS表.xls` | 先运行 `script/ids_import.ipynb`，再 Run All |
+| 报告样式 | `doc_builder/themes/datasheet.css` | Run All |
+| 封面/标题/章节列表 | `project.yaml` | Run All |
+
+### @import 语法
+
+在章节 Markdown 中使用 `@import` 引用数据文件，构建时自动渲染为表格：
+
+```markdown
+@import "data/pin_name.csv" → 管脚定义表
+@import "data/pin_loc.csv" → BGA 焊球网格
+@import "data/seg_define.csv" → 地址映射总表
+@import "data/ids.json" → 寄存器详细定义
+```
+
+### 分享报告
+
+`output/` 中的 HTML 是**自包含**的——CSS 和图片全部内嵌，单个文件即可在任何浏览器中打开，无需附带 `assets/` 目录。
diff --git a/specification.md b/specification.md
deleted file mode 100644
index 5bb459a..0000000
--- a/specification.md
+++ /dev/null
@@ -1,13 +0,0 @@
-|规格项|最小值|典型值|
-|:-|:-|:-|
-|SPI速率|50 Mbps|-|
-|LVDS速率|750 Mbps|-|
-
-|标识|定义|时序（ns）|
-|:-|:-|:-|
-|Tc2s|SPI帧开始时，CSN下降沿到SCLK下降沿的时间|>3|
-|Tms|MOSI数据的建立时间|>3|
-|Tmh|MOSI数据的保持时间|>3|
-|Tss|MISO数据的保持时间|>3|
-|Tsh|MISO数据的保持时间|>3|
-|Tc2s|SPI帧结束时，SCLK上升沿到CSN上升沿的时间|>3|
\ No newline at end of file
diff --git a/读出芯片用户使用手册.md b/读出芯片用户使用手册.md
deleted file mode 100644
index f451831..0000000
--- a/读出芯片用户使用手册.md
+++ /dev/null
@@ -1,292 +0,0 @@
----
-export_on_save:
- html: true
-
-html:
- toc: true
- embed_local_images: true
- embed_svg: true
-
-title: 读出子系统历史无关功能配置项
-author: 郭成
-date:
----
-
-# 宣传页封面
-
-## 主要特点
-* DAC 更新率最高12 GSPS
-* ADC采样率最高6 GSPS
-* AWG支持直接/调制波形输出
-* AWG支持标记脉冲输出
-* DAQ支持多种数据采集模式
-* DAQ支持低延迟反馈控制
-* AWG\DAQ支持指令集的编程
-
-## 简要描述
-RBPU16是一款用于量子比特态信息读出的一款SoC芯片，
-最大支持16个量子比特态信息并行读出。
-芯片内部集成了PLL、ADC、DAC和DSP等模块，其可以利用高速DAC产生微波信号激发读取腔，并通过数字I/O使能外部Pump通道，接着利用高速ADC采集处理反射回来的信号，并通过DSP计算量子态信息，最后将读出的量子态信息通过LVDS接口实时发送出去，为量子比特态信息读出提供高集成度解决方案。
-
-## 功能框图
-
-
-# 1. 规格参数
-
-@import "specification.md"
-
-# 2. 操作最大值
-TODO
-
-# 3. 管脚描述
-芯片配置，顶视图
-
-
-芯片管脚描述如下
-@import "pin_name.csv"
-# 4. 典型性能特点
-
-# 5. 专业术语
-
-# 6. 操作原理
-
-
-## 6.1 原理及模块划分
-RBPU16是一颗用于完成超导量子比特的态读出的SoC基带芯片。
-芯片模拟部分包括ADC、DAC、PLL、LVDS、POR和温度传感器；
-数字部分主要包括DAQ、AWG、PlsGen、Feedback以及System模块。
-读出芯片的总体功能组成如下图所示。
-
-
-在激励信号生成路径上，AWG用于控制激励通道待输出的波形，
-接着波形经过DAC转换成基带读出激励信号，
-同时AWG模块触发PlsGen模块实时发出脉冲信号使能外部Pump通道。
-回波信号处理路径上，ADC用于采集反射的读出基带信号，
-接着DAQ对基带信号进行分析处理，结果再通过LVDS接口发送出去，
-同时DAQ模块触发Feedback模块将部分结果上报或者下发到外部芯片。
-
-片内PLL用于管理整个芯片的时钟，为ADC生成采样时钟，
-为DAC生成更新时钟，为数字模块生成主时钟等。
-POR用于在芯片上电时对整个芯片进行复位，保障芯片正常工作。
-温度监视模块用于实时监测芯片温度变化，保障芯片稳定工作。
-System模块用于管理芯片上控制的状态，为芯片运维和调试提供支撑。
-
-本章节从读出芯片的原理及模块划分、关键数据路径、接口控制协议几个方面进行介绍。
-需要注意到的是：读出芯片不仅支持以ASIC芯片模式工作，也支持部分核心控制在FPGA内部工作。
-这两种工作模式受制于ASIC和FPGA资源以及外部ADC、DAC硬件性能不同，
-部分功能实现存在差异，后续阅读时需要重点关注。
-
-## 6.2 关键数据路径
-### 6.2.1 读出激励输出通道
-
-@import "../readout_program/ri_datapath.md"
-
-一般情况下，直出模式用于量子实验，通过直接输出包含多个读出频率的波形，可以实现对多个量子比特的并行读出；调制模式用于腔频扫描等应用，通过实时修改NCO频率，可以实时改变输出频率，配合DAQ进行实时读取，可以实现扫频功能。若基带信号包含多个频点，还能实现多频点并行扫描功能；NCO Only模式可以输出连续波形，方便连接外部仪器上进行测试，用于芯片本身的测试，
-
-### 6.2.2 读出回波信号处理
-
-@import "../readout_program/ro_datapath.md"
-
-
-## 6.3 接口控制协议
-
-### 6.3.1 SPI配置协议
-读出芯片通过SPI来配置内部寄存器和内存，SPI采用四线模式。
-时钟极性CPOL=1，即时钟在空闲时处于高电平状态，
-时钟相位CPHA=1，即在第一个时钟沿输出数据，第二个时钟沿采样数据。
-SPI的通信数据格式采用自定义协议，支持流模式发送接收，
-SPI的通信协议如下图所示：
-
-
-协议首先发送1比特读写标识位，
-然后发送25比特地址位，
-接着再发送5比特的芯片选择信号，
-最后再发送/接收数据。
-标识控制位含义如下表所示。
-数据发送/接收以32比特为单位，
-以流模式发送，
-支持发送/接收N*32位的数据，
-直到主控端将csn信号拉低后结束通信，
-这里N为大于等于1的整数。
-流模式要求从设备在完成32比特数据接收/发送后自动对地址进行4字节递增。
-
-
-|字段|RW|ADDR|CHIP_ID|RSV|DATA|
-|:-:|:-:|:-:|:-:|:-:|:-:|
-|位宽|1|25|5|1|32*N|
-|含义|0:读，1:写|32 MB寻址空间|总线片选|保留位|数据|
-
-
-### 6.3.2 LVDS通信协议
-从读出芯片到多功能母卡的数据推送接口rslt_push_[p,n],
-反馈上报接口glb_tx_[p,n]和从多功能母板到读出芯片的反馈下发接口glb_rx_[p,n]采用了定制的LVDS通信协议，
-协议帧格式如下图所示：
-
-```ascii
- +---------------------------------------+
- | LVDS DATA FRAME |
- +------+-------------------+------------+
- | 4 | 16/32/64/128 | 8 |
- +------+-------------------+------------+
- | HEAD | Payload | CRC8 |
- +-----+--------------------+------------+
- MSB LSB
-```
-
-帧头包含4比特数据，其中最高位比特用于指示是否启动数据传输，
-次高位置0保留，最低两位用于指示本次传输的数据量。
-载荷支持16、32、64、128比特四种数据。
-最后采用8比特校验码作为结束，
-校验多项式为: $x^8 + x^2 + x + 1$。
-
-
-当处于空闲状态不用传输数据时，发送端将LVDS信号电平拉高。
-当传输数据时，发送端将LVDS电平拉低两个数据周期启动数据发送，
-接着发送两比特数据指示本次载荷数据量，
-其中0表示16比特，1表示32比特，2表示64比特，3表示128比特；
-帧头发送完毕后紧接着将帧头指示的数据量的数据载荷发送；
-最后将载荷计算得到的CRC8校验码发送；
-
-考虑到接收端可能由于信号亚稳态或者串并转换不能正确采集输入数据，
-协议要求接收端在接收数据之前必须先和发送端同步。
-发送端通过发送同步码来同步接收端，
-当完成设定数量的同步码发送完毕后再发送一个结束码结束同步过程。
-同步码为字符串”hfnl”对应的32比特数据，
-接收码为”exit”对应的32比特数据。
-
-
-
-发送和接收的状态机如上图所示，
-接收端在启动时会被初始化到未同步状态，
-此时必须接收到足够次数的同步码之后才能进入确认状态，
-直道接收到确认码之后发送端和接收端会同时进入就绪状态。
-接收端后续如果在接收数据过程发现CRC8校验码出错，
-接收端会再次进入未同步状态。
-
-# 7. 应用注意
-
-## 7.1 模拟接口
-### 7.1.1 DAC输出接口
-DAC输出0-12 GHz信号，内部为50Ω电阻网络，
-外部差分270 nH电感到地，然后经巴伦差分转单端，注意传输线阻抗匹配。
-参考电路如下图所示：
-
-### 7.1.2 ADC输入接口
-
-### 7.1.3 时钟输入接口
-
-
-### 7.1.4 环路滤波器
-使用内部PLL时，外接滤波器结构如图所：
-
-
-### 7.1.5 基准电压输入
-此端口的外接电阻决定了基准电流源的大小。其中，
-ADC_VBIAS_IREF_RES端口要求外接电阻5.2 K到地，
-DAC_VBIAS_IREF_RES端口要求外接电阻5 K到地。两者都并接电容0.47uF。
-
-## 7.2 启动顺序
-为了确保芯片正常工作，需要满足以下启动顺序要求：
-* 内核供电上电
-* IO供电上电
-* 时钟配置完毕
-* 芯片复位
-
-## 7.3 配置流程
-
-读出芯片在上电后应该校准，校准过程用于完成片上ADC、DAC、PLL以及系统同步，校准过程参考[读出子系统运维操作手册](../readout_operate/读出子系统运维操作手册.md)。
-在实验中读出芯片的操作遵循数据配置、实验运行和数据采集三个阶段。
-
-### 7.3.1 数据配置阶段
-
-* RO通道配置：外部硬件通过SPI接口对读出芯片的寄存器（包括输出模式，例如直发模式、NCO Only模式、调制模型）、波形查找表、波形仓库、输出MCU控制程序及数据。
-* RI通道配置：外部硬件通过SPI接口对读出芯片的寄存器（包括采集模式，例如波形模式、解模模式、态结果模型等）、读出参数、匹配滤波器权重、采集控制程序及数据。
-* Pump通道配置：主要配置Pump通道输出的使能信号宽度和相对码字触发的延迟。
-
-
-
-若芯片出现异常，在实验配置前应该通过写寄存器来软复位芯片的状态机和寄存器默认值，数据配置用例参考[读出子系统历史无关配置集](../readout_config_set/读出子系统历史无关配置集.md)
-### 7.3.2 实验运行阶段
-
-读出芯片的运行通过同步触发信号来启动，
-从而确保多个芯片间具有确定的时序关系。
-此外考虑到不同类型通信固有延迟不同，
-同步信号在芯片内部首先经过同步延迟模块，
-同步延迟模块能够为DAQ和AWG分别延迟不同的时间，
-从而确保读出芯片的DAQ和AWG模块能够协同运行。
-
-同步信号到达DAQ和AWG模块后，DAQ和AWG模块内部的MCU分别启动运行，
-MCU从0地址加载指令运行，其按照每三个时钟一个指令的速度执行，
-MCU根据编程指令修改控制寄存器与发出控制码字，
-对于AWG，控制码字驱动波形输出和Pump使能输出，
-对于DAQ，控制码字驱动数据采集和反馈上报/下发。
-MCU运行到退出指令后，退出运行并进入空闲状态。
-
-### 7.3.3 实验数据采集阶段
-
-实验数据采集与MCU运行是同时启动的，
-如果采集数据量较大，存在MCU运行结束但是数据还没采集完成的情况，
-此时数据继续写入到缓存区，
-主动数据上报模块继续从缓存中拿取数据并通过数据上报接口推送出去，
-当缓存中数据推送完毕后结束实验，
-此时可以通过检测推送数据量与目标数据量是否相等，
-控制发出读请求信号来指示实验是否完毕。
-若不能提前确定采集的数据量，
-则只能在MCU运行结束后通过等待一定的时间，
-通过检测是否有数据返回来判断实验是否完成。
-
-在为读出芯片设置好采集数据请求阈值后，
-当采集到的数据大于等于阈值便会触发一次读数据请求。
-由于读出芯片通过LVDS接口回传数据，
-持续进行实验时，为了避免缓存写满，
-需要确保数据产生速率和数据回传速率匹配。
-以获取解模IQ数据为例：
-设T为数据产生时间间隔，N为每次读取的Qubit数量，
-F为LVDS的有效速率，触发间隔时间需要满足以下公式：
-$$T > \frac{64*N}{F}$$
-
-
-## 7.4 异常处理
-
-INT_STATUS寄存器是INT_MASK与对应实际输入状态按位相与再与INS_STATUS本身按位或运算的结果，需要通过命令清零。
-
-
-# 8. 寄存器定义
-## 8.1 寄存器摘要
-读出芯片偏移地址空间分配如下所示，
-用户可以通过读写相应地址来控制读出芯片功能和访问芯片状态。
-读出芯片地址空间包含系统配置状态、模拟配置状态、DAQ配置状态、AWG配置状态以及PLL配置状态五个部分。
-
-
-@import "seg_define.csv"
-
-* 注1：DAQ和AWG各自包含一个MCU模块，
-MCU模块仅能够访问模块内部的控制器指令、控制器数据和寄存器配置，
-访问基地址分别重新映射到了0x000000, 0x100000和0x200000;
-* 注2：MCU仅能够显示访问控制器数据和对应寄存器配置数据。
-对于控制器指令空间，控制器自动读取指令并运行，无法显式访问和修改数据。
-* 注3：匹配滤波器参数和匹配滤波器权重分别对应FPGA和ASIC平台，
-FPGA平台受限于计算资源有限，采用系数直接存储的方案，
-需要额外配置0x580000地址数据，此时0x500000地址中仅包络参数有效。
-* 注4：系统状态配置、模拟配置状态、PLL配置状态属于运维寄存器，实验时禁止修改。实验只需要修改DAQ配置状态和AWG配置状态。
-
-## 8.2 操作码字定义
-
-### 8.2.1 激励输出控制
-@import "../readout_program/ri_codeword.md"
-
-### 8.2.2 采集处理控制
-@import "../readout_program/ro_codeword.md"
-
-## 8.3 寄存器/存储详细定义
-读出芯片的详细寄存器/存储定义参考[读出芯片IDS表](script/读出子系统IDS表.xls)，
-相应的驱动软件配置文件参考[读出芯片IDS表](ids/读出子系统IDS表.json)。
-
-# 9. 芯片尺寸
-
-
-
-* 焊球中心间距1mm
-* 焊球大小0.5mm
-* 焊球数量13*13=196个
-* 基板大小：1.4cm*1.4cm