rbpu_datasheet/chapters/01_specifications.md

74 lines
2.2 KiB
Markdown
Raw Normal View History

2026-07-18 00:51:43 +08:00
# 规格参数
2026-07-19 20:56:15 +08:00
## 电气特性
测试条件DIG_VDD = 1.0 VIO_VDD = 1.8 VAVDD = 1.0 VAVDD18 = 1.8 VTA = 25°C除非另有说明。
### 数字接口
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|:-|:-|:-|:-|:-|
| SPI 时钟频率 | 50 | — | — | Mbps |
| LVDS 数据速率 | 750 | — | — | Mbps |
### 电源
| 供电域 | 标称电压 | 最大电流 | 单位 |
|:-|:-|:-|:-|
| DIG_VDD | 1.0 | 2000 | mA |
| IO_VDD | 1.8 | 1000 | mA |
| AVDD_ENCODER | 1.0 | 400 | mA |
| AVDD_P2S | 1.0 | 150 | mA |
| DAC_AVDD18 | 1.8 | 120 | mA |
| DAC_DVDD | 1.0 | 50 | mA |
| PLL_VDD18 | 1.8 | 50 | mA |
| PLL_VDD | 1.0 | 50 | mA |
| VCO_VDD | 1.0 | 50 | mA |
| PLL_DVDD | 1.0 | 50 | mA |
| ADC_VDD | 1.0 | 400 | mA |
| ADC_VDD18 | 1.8 | 200 | mA |
| ADC_DVDD | 1.0 | 100 | mA |
<div class="note">
以上电流值为各供电域最低过流要求来源pin_name.csv。VREF / PLL_VREF520 / ADC_VR850 / ADC_VR350 等基准电压端口电流可忽略(< 1 mA
</div>
## SPI 时序
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|:-|:-|:-|:-|:-|:-|
| CSN 下降沿到 SCLK 下降沿 | tCSS | 3 | — | — | ns |
| MOSI 建立时间 | tMS | 3 | — | — | ns |
| MOSI 保持时间 | tMH | 3 | — | — | ns |
| MISO 建立时间 | tSS | 3 | — | — | ns |
| MISO 保持时间 | tSH | 3 | — | — | ns |
| SCLK 上升沿到 CSN 上升沿 | tCSH | 3 | — | — | ns |
![spi_prot](../assets/spi_prot.png)
## LVDS 时序
| 参数 | 符号 | 最小值 | 典型值 | 最大值 | 单位 |
|:-|:-|:-|:-|:-|:-|
| 数据速率 | fLVDS | 750 | — | — | Mbps |
| 发送延迟 | tTX | — | 85 | — | ns |
| 接收延迟 | tRX | — | 75 | — | ns |
![lvds_prot](../assets/lvds_prot.png)
## 时钟规格
| 参数 | 最小值 | 典型值 | 最大值 | 单位 |
|:-|:-|:-|:-|:-|
| 参考时钟频率 | 50 | 100 / 125 | 250 | MHz |
| 参考时钟输入电平(差分) | — | — | — | Vpp |
| DAC 更新时钟 | — | — | 12 | GHz |
| ADC 采样时钟 | — | — | 6 | GHz |
| 数字主时钟 | — | — | 500 | MHz |
| PLL 锁定时间 | — | — | — | μs |
| 参考时钟相位噪声 @1 kHz | — | — | — | dBc/Hz |
<div class="note">
带 "—" 的参数待补充实测值。
</div>